隨著半導(dǎo)體技術(shù)逐漸發(fā)展成熟,MOSFET晶體管作為大型集成電路的基本單元,根據(jù)摩爾定律的要求,尺寸會(huì)變得越來(lái)越小,如今的微電子技術(shù)已經(jīng)進(jìn)入了納米級(jí)尺寸,但隨之而來(lái)的不僅僅是在制造工藝上的難度加深,各種不良效應(yīng)也越發(fā)的凸顯。溝道長(zhǎng)度不斷減小會(huì)引起嚴(yán)重的短溝道效應(yīng),集成電路的功耗限制問(wèn)題也使得學(xué)術(shù)界不得不去探索能夠取代MOSFET的新型器件。如今集成電路設(shè)計(jì)所采用的MOSFET晶體管由于其工作時(shí)自身產(chǎn)生電流的物理機(jī)制的限制,其亞閾值擺幅始終不能低于常溫下的60mV/dec。隧穿場(chǎng)效應(yīng)晶體管作為開(kāi)關(guān)型器件使用時(shí),通過(guò)利用量子力學(xué)中載流子能帶間的隧穿機(jī)制,使載流子穿過(guò)勢(shì)壘進(jìn)入溝道而非通過(guò)熱注入來(lái)避免上述限制,從而使普通隧穿場(chǎng)效應(yīng)晶體管的亞閾值擺幅要明顯優(yōu)于MOSFET晶體管的60mv/dec極限。隧穿場(chǎng)效應(yīng)晶體管是以超薄的半導(dǎo)體薄片或納米線為基礎(chǔ),實(shí)現(xiàn)比互補(bǔ)金屬氧化物半導(dǎo)體（CMOS）晶體管的功耗降低100倍。然而,普通隧穿場(chǎng)效應(yīng)晶體管的非對(duì)稱(chēng)結(jié)構(gòu)特征導(dǎo)致其無(wú)法在功能上完全取代具有對(duì)稱(chēng)結(jié)構(gòu)特征的MOSFET晶體管。以N型隧穿場(chǎng)效應(yīng)晶體管為例,如果將其源極和漏極互換,即漏極為低電位,源極為高電位... 

【文章頁(yè)數(shù)】：76 頁(yè)

【學(xué)位級(jí)別】：碩士

【文章目錄】：
摘要
Abstract
第1章 緒論
    1.1 引言
    1.2 國(guó)內(nèi)外發(fā)展?fàn)顩r
    1.3 隧穿場(chǎng)效應(yīng)晶體管面臨的挑戰(zhàn)
    1.4 課題研究意義及主要研究?jī)?nèi)容
        1.4.1 課題研究意義
        1.4.2 主要研究?jī)?nèi)容
第2章 傳統(tǒng)半導(dǎo)體簡(jiǎn)介
    2.1 隧穿二極管
        2.1.1 隧穿二極管簡(jiǎn)介
        2.1.2 隧穿二極管的工作原理
    2.2 MOSFET晶體管
        2.2.1 MOSFET晶體管簡(jiǎn)介
        2.2.2 MOSFET晶體管的工作原理
        2.2.3 MOSFET的亞閾區(qū)特性
    2.3 本章小結(jié)
第3章 隧穿場(chǎng)效應(yīng)晶體管的基本原理
    3.1 隧穿效應(yīng)
    3.2 隧穿幾率
    3.3 TFET基本工作原理
    3.4 本章小結(jié)
第4章 具有輔助柵的新型H柵U溝道無(wú)結(jié)場(chǎng)效應(yīng)晶體管
    4.1 具有輔助柵的新型H柵U溝道無(wú)結(jié)場(chǎng)效應(yīng)晶體管的結(jié)構(gòu)與參數(shù)
        4.1.1 基本結(jié)構(gòu)
        4.1.2 仿真參數(shù)設(shè)置
    4.2 有輔助柵與無(wú)輔助柵的仿真對(duì)比
    4.3 輔助柵厚度變化對(duì)器件性能產(chǎn)生的影響
    4.4 輔助柵電壓變化對(duì)器件性能產(chǎn)生的影響
    4.5 主柵與輔助柵之間的氧化層厚度變化對(duì)器件性能的影響
    4.6 源漏延長(zhǎng)區(qū)厚度變化對(duì)器件性能產(chǎn)生的影響
    4.7 主柵厚度變化對(duì)器件性能產(chǎn)生的影響
    4.8 硅體摻雜濃度變化對(duì)器件性能的影響
    4.9 本章小結(jié)
第5章 源漏對(duì)稱(chēng)可互換的雙向隧穿場(chǎng)效應(yīng)晶體管
    5.1 源漏對(duì)稱(chēng)可互換的雙向隧穿場(chǎng)效應(yīng)晶體管的基本結(jié)構(gòu)與參數(shù)設(shè)置
        5.1.1 基本結(jié)構(gòu)
        5.1.2 仿真參數(shù)設(shè)置
    5.2 傳統(tǒng)MOSFET晶體管與源漏對(duì)稱(chēng)可互換的雙向隧穿場(chǎng)效應(yīng)晶體管的仿真分析
    5.3 普通TFET與源漏對(duì)稱(chēng)可互換的雙向隧穿場(chǎng)效應(yīng)晶體管的仿真分析
    5.4 本章小結(jié)
第6章 源漏對(duì)稱(chēng)可互換的雙向隧穿場(chǎng)效應(yīng)晶體管的優(yōu)化
    6.1 不同VDS下器件的性能
    6.2 柵極氧化層厚度變化對(duì)器件性能的影響
    6.3 N摻雜區(qū)厚度變化對(duì)器件性能的影響
    6.4 N區(qū)摻雜濃度變化對(duì)器件性能的影響
    6.5 不同柵極氧化層材料對(duì)器件性能的影響
    6.6 本章小結(jié)
第7章 結(jié)論
參考文獻(xiàn)
在學(xué)研究成果
致謝


【參考文獻(xiàn)】：
期刊論文
[1]具有輔助柵的新型低泄漏U溝道無(wú)結(jié)場(chǎng)效應(yīng)晶體管[J]. 楊光銳,劉溪.  科技創(chuàng)新導(dǎo)報(bào). 2017(16)
[2]FINFET技術(shù)[J]. 朱范婷.  數(shù)字技術(shù)與應(yīng)用. 2014(01)
[3]高介電常數(shù)HfO2柵介質(zhì)的制備及性能[J]. 薛原,徐賽生,董琳,丁士進(jìn),張衛(wèi).  半導(dǎo)體技術(shù). 2009(02)

博士論文
[1]新型納米器件的性能研究與建模[D]. 許會(huì)芳.安徽大學(xué) 2015
[2]深亞微米/納米V-SOI MOSFET的建模與模擬[D]. 童建農(nóng).華中科技大學(xué) 2004

碩士論文
[1]新型無(wú)結(jié)場(chǎng)效應(yīng)晶體管的研究[D]. 楊光銳.沈陽(yáng)工業(yè)大學(xué) 2017
[2]雙柵隧穿場(chǎng)效應(yīng)晶體管的模型研究[D]. 彭龍.湘潭大學(xué) 2015
[3]PIN隧穿場(chǎng)效應(yīng)晶體管的特性分析與設(shè)計(jì)優(yōu)化[D]. 何友亮.沈陽(yáng)工業(yè)大學(xué) 2015
[4]隧穿場(chǎng)效應(yīng)晶體管的模擬研究[D]. 韓忠方.復(fù)旦大學(xué) 2012



本文編號(hào)：3683405