在數(shù)字示波器、軟件無線電技術(shù)、雷達系統(tǒng)等應(yīng)用場合,電子系統(tǒng)的工作頻率已達GHz水平。作為電子系統(tǒng)的核心模塊,ADC的速度精度性能已經(jīng)成為其整機性能提升的瓶頸。在ADC的眾多實現(xiàn)結(jié)構(gòu)中,折疊插值結(jié)構(gòu)在實現(xiàn)超高速、高精度方面具有良好的潛力,但是由于采用了許多開環(huán)模塊,精度指標對工藝偏差十分敏感,因此必須引入校準技術(shù)對誤差和非理想因素進行檢測和補償,保證高精度性能的實現(xiàn),這將是本文的核心議題。本文首先對折疊插值A(chǔ)DC及其校準技術(shù)的研究現(xiàn)狀進行了詳細的調(diào)研,明確了折疊插值結(jié)構(gòu)的潛力和校準技術(shù)在其高性能實現(xiàn)方面的必要性,根據(jù)指標要求,采用了一種雙通道時間交織級聯(lián)流水折疊插值架構(gòu)。再次,根據(jù)提出的架構(gòu),分析了存在于通道內(nèi)的誤差和通道間的誤差,針對這些誤差,研究了現(xiàn)有的各種校準技術(shù),以及信號完整性問題,為本論文ADC校準方案和校準電路的設(shè)計做好了技術(shù)的積累。最后,針對通道內(nèi)的失調(diào)失配誤差,設(shè)計了基于電流舵DAC的校準電路和相應(yīng)的前臺自校準方案及流程,消除了工藝偏差帶來的過零點偏移對ADC精度的影響；針對通道間采樣時間失配誤差,巧妙地將誤差的校準問題轉(zhuǎn)變?yōu)檎伎毡葯z測問題,并設(shè)計了基于連續(xù)時間積分器的自... 

【文章頁數(shù)】：81 頁

【學位級別】：碩士

【文章目錄】：
致謝
摘要
ABSTRACT
第一章 緒論
    1.1 選題的背景與意義
    1.2 折疊插值A(chǔ)DC校準技術(shù)研究現(xiàn)狀
        1.2.1 折疊插值A(chǔ)DC校準技術(shù)國外研究現(xiàn)狀
        1.2.2 折疊插值A(chǔ)DC校準技術(shù)國內(nèi)研究現(xiàn)狀
    1.3 論文的主要工作及結(jié)構(gòu)安排
第二章 折疊插值A(chǔ)DC原理與實現(xiàn)架構(gòu)
    2.1 折疊插值A(chǔ)DC工作原理
    2.2 折疊插值A(chǔ)DC實現(xiàn)架構(gòu)
        2.2.1 級聯(lián)折疊內(nèi)插結(jié)構(gòu)
        2.2.2 多級級聯(lián)流水式折疊內(nèi)插結(jié)構(gòu)
        2.2.3 時間交織結(jié)構(gòu)
    2.3 折疊插值A(chǔ)DC實現(xiàn)架構(gòu)的選擇
    2.4 本章小結(jié)
第三章 折疊插值A(chǔ)DC誤差因素分析及校準技術(shù)
    3.1 校準技術(shù)概述
    3.2 折疊插值A(chǔ)DC通道內(nèi)誤差校準技術(shù)
        3.2.1 通道內(nèi)誤差成因及影響分析
        3.2.2 通道內(nèi)誤差校準技術(shù)
    3.3 折疊插值A(chǔ)DC通道間誤差校準
        3.3.1 通道間誤差因素分析
        3.3.2 通道間誤差校準技術(shù)
    3.4 芯片應(yīng)用中的信號完整性問題
        3.4.1 信號完整性理論
        3.4.2 信號完整性問題的解決措施
    3.5 本章小結(jié)
第四章 校準電路設(shè)計
    4.1 基于電流舵DAC的失調(diào)失配校準電路設(shè)計
        4.1.1 模擬通路中失調(diào)失配誤差獲取
        4.1.2 電流舵DAC設(shè)計
        4.1.3 前臺自校準流程設(shè)計
    4.2 時鐘失配誤差自校準電路設(shè)計
        4.2.1 采樣時間失配誤差自校準時鐘電路總體結(jié)構(gòu)
        4.2.2 時鐘傳輸通路電路設(shè)計
        4.2.3 時鐘失配誤差校準電路設(shè)計
        4.2.4 校準環(huán)路仿真結(jié)果
    4.3 阻抗匹配修調(diào)電路設(shè)計
        4.3.1 總體框架及校準思路
        4.3.2 阻抗匹配修調(diào)數(shù)字控制電路工作流程
        4.3.3 模擬校準電路設(shè)計
        4.3.4 阻抗匹配修調(diào)環(huán)路總體仿真結(jié)果
    4.4 本章小結(jié)
第五章 總結(jié)與展望
    5.1 總結(jié)
    5.2 展望
參考文獻
攻讀碩士學位期間的學術(shù)活動及成果情況


【參考文獻】：
期刊論文
[1]預(yù)加重在高速電路板中的應(yīng)用[J]. 李殿來,龔欣,王智君.  電子科技. 2014(08)
[2]單通道8bit 1.4 GS/s折疊內(nèi)插ADC[J]. 張有濤,李曉鵬,張敏,劉奡,錢峰,陳辰.  固體電子學研究與進展. 2011(04)
[3]同頻分布式FuTURE TDD第四代移動通信系統(tǒng)[J]. 劉寶玲,陶小峰,張平.  電子學報. 2007(S1)
[4]超寬帶無線通信技術(shù)友應(yīng)用研究[J]. 任春林,文武.  電信快報. 2007(02)
[5]有效設(shè)計阻抗匹配電路改善數(shù)字電路信號傳輸?shù)耐暾訹J]. 莊良,張涌.  電測與儀表. 2006(02)
[6]嵌入式折疊內(nèi)插式CMOS模/數(shù)轉(zhuǎn)換器設(shè)計[J]. 朱樟明,楊銀堂,孫龍杰,吳曉鵬.  固體電子學研究與進展. 2004(03)
[7]一種CMOS折疊結(jié)構(gòu)ADC中的失調(diào)抵消技術(shù)[J]. 李志剛,石寅.  半導(dǎo)體學報. 2004(02)
[8]CMOS折疊—插值A(chǔ)/D轉(zhuǎn)換器中的氣泡效應(yīng)研究[J]. 朱江,邵志標.  微電子學. 1998(06)

博士論文
[1]折疊內(nèi)插模數(shù)轉(zhuǎn)換器的高速、低功耗低電壓設(shè)計方法研究[D]. 林儷.復(fù)旦大學 2010

碩士論文
[1]高速串行總線信號完整性分析[D]. 劉曉霞.內(nèi)蒙古大學 2014
[2]高速互連的信號完整性仿真分析[D]. 馬進峰.杭州電子科技大學 2014
[3]高速折疊插值模數(shù)轉(zhuǎn)換器的設(shè)計[D]. 韓志偉.哈爾濱工業(yè)大學 2013
[4]基于時間交錯的超高速ADC研究[D]. 高煜寒.電子科技大學 2012
[5]時間交錯模數(shù)轉(zhuǎn)換器設(shè)計與校正研究[D]. 朱凱.復(fù)旦大學 2008
[6]高速電路信號完整性分析[D]. 彭元杰.湖南大學 2007
[7]時間交替高速采樣技術(shù)研究[D]. 尹亮.中國工程物理研究院 2007
[8]基于兩片AD6645高精度數(shù)據(jù)采集系統(tǒng)研究[D]. 張清洪.電子科技大學 2005



本文編號：3682127