發(fā)布時(shí)間：2022-08-12 09:49

　　隨著近半個(gè)世紀(jì)以來半導(dǎo)體產(chǎn)業(yè)的發(fā)展與前行,由于具有強(qiáng)大的柵極控制能力,良好的芯片集成度,FinFET器件結(jié)構(gòu)已經(jīng)成為了 14nm以下工藝技術(shù)發(fā)展的核心器件。通過高k柵介質(zhì)層的引入,結(jié)合源漏外延區(qū)域,配合最優(yōu)的結(jié)構(gòu)參數(shù),雙k層對(duì)稱FinFET（Dual-kFinFET）結(jié)構(gòu)能夠有效增強(qiáng)柵極控制能力,抑制短溝道效應(yīng)惡化。但是高k層的增加導(dǎo)致相互平面之間的耦合效應(yīng)增強(qiáng),寄生效應(yīng)嚴(yán)重,而高的寄生柵電容和低的截止頻率制約著器件射頻模擬特性的進(jìn)一步發(fā)展。為了解決這些問題,本文提出了不對(duì)稱雙k層漏外延FinFET結(jié)構(gòu)——AsymD-kkDEFinFET,并對(duì)其射頻模擬特性進(jìn)行了研究,具體研究內(nèi)容如下:1)基于Dual-k層的FinFET器件結(jié)構(gòu),研究分析了提升射頻模擬特性的幾何參數(shù)模型。仿真結(jié)果顯示最優(yōu)的結(jié)構(gòu)參數(shù)可以使器件內(nèi)部增益Av提高到25dB,符合ITRS技術(shù)預(yù)測目標(biāo)。但是高k層的增加影響器件的寄生效應(yīng),寄生柵電容過高,截止頻率低,制約著器件射頻模擬特性的發(fā)展。2)基于Dual-k層的FinFET器件結(jié)構(gòu),提出源漏邊高k層使用不同k值介質(zhì)材料的不對(duì)稱雙k層結(jié)構(gòu),優(yōu)化器件的寄生效應(yīng)。相比與雙k層... 

【文章頁數(shù)】：75 頁

【學(xué)位級(jí)別】：碩士

【文章目錄】：
摘要
ABSTRACT
第一章 緒論
    1.1 FINFET器件的產(chǎn)生與發(fā)展
    1.2 國內(nèi)外研究發(fā)展動(dòng)態(tài)
        1.2.1 國外研究動(dòng)態(tài)
        1.2.2 國內(nèi)研究動(dòng)態(tài)
    1.3 本論文的研究工作及內(nèi)容安排
第二章 三柵FINFET器件的結(jié)構(gòu)與特性分析
    2.1 三柵FINFET器件的基本電學(xué)特性分析
        2.1.1 三柵FinFET器件的伏安特性基本理論
        2.1.2 三柵FinFET器件的閾值電壓分析
    2.2 三柵FINFET器件的結(jié)構(gòu)參數(shù)與短溝道效應(yīng)分析
        2.2.1 三柵FinFET短溝道效應(yīng)的特性研究
        2.2.2 三柵FinFET器件參數(shù)變化對(duì)短溝道效應(yīng)的影響
    2.3 三柵FINFET器件常用仿真介紹及工藝流程
        2.3.1 三柵FinFET器件仿真常用物理模型
        2.3.2 三柵FinFET器件仿真流程
        2.3.3 三柵FinFET器件結(jié)構(gòu)分析與工藝實(shí)現(xiàn)流程
    2.4 本章小結(jié)
第三章 基于DUAL-K層的FINFET結(jié)構(gòu)射頻模擬特性與幾何參數(shù)模型
    3.1 基于DUAL-K層的FINFET器件結(jié)構(gòu)射頻模擬特性指標(biāo)
        3.1.1 器件K值材料的篩選與影響
        3.1.2 器件寄生電容估算模型
        3.1.3 器件射頻模擬特性指標(biāo)
    3.2 基于DUAL-K層的FINFET器件參數(shù)與射頻模擬性能相關(guān)性研究
        3.2.1 Fin高度與器件性能相關(guān)性
        3.2.2 Fin寬度與器件性能相關(guān)性
        3.2.3 Fin源漏外延長度與器件性能相關(guān)性
        3.2.4 內(nèi)部高k層厚度與器件性能相關(guān)性
    3.3 適用于DUAI-K層FINFET結(jié)構(gòu)射頻模擬特性的幾何參數(shù)建模
    3.4 本章小結(jié)
第四章 不對(duì)稱雙K層漏外延新型FINFET結(jié)構(gòu)
    4.1 不對(duì)稱雙K層FINFET器件結(jié)構(gòu)
        4.1.1 不對(duì)稱雙k層結(jié)構(gòu)射頻模擬特性分析
        4.1.2 不對(duì)稱雙k層FinFET器件結(jié)構(gòu)建模及結(jié)果分析
    4.2 不對(duì)稱漏外延FINFET器件結(jié)構(gòu)
        4.2.1 不對(duì)稱漏外延結(jié)構(gòu)射頻模擬特性分析
        4.2.2 不對(duì)稱漏外延結(jié)構(gòu)結(jié)果分析與對(duì)比
    4.3 不對(duì)稱雙K層漏外延新型FINFET結(jié)構(gòu)設(shè)計(jì)與建模
    4.4 本章小節(jié)
第五章 總結(jié)與展望
參考文獻(xiàn)
致謝
攻讀學(xué)位期間取得的研究成果


【參考文獻(xiàn)】：
期刊論文
[1]英特爾號(hào)稱10納米工藝芯片領(lǐng)先對(duì)手整整一代[J]. 王恒宇.  計(jì)算機(jī)與網(wǎng)絡(luò). 2017(08)
[2]臺(tái)積電將率先發(fā)布7nm FinFET技術(shù)[J].   半導(dǎo)體信息. 2016 (06)
[3]Al2O3/GaSb p-MOSFET器件電學(xué)性質(zhì)模擬（英文）[J]. 甘凱仙,王林,邢懷中.  紅外與毫米波學(xué)報(bào). 2015(05)
[4]部分耗盡結(jié)構(gòu)絕緣體上硅器件的低頻噪聲特性[J]. 王凱,劉遠(yuǎn),陳海波,鄧婉玲,恩云飛,張平.  物理學(xué)報(bào). 2015(10)
[5]短溝道雙柵MOSFET二維表面勢解析模型[J]. 王睿,趙青云,朱兆旻,顧曉峰.  固體電子學(xué)研究與進(jìn)展. 2013(04)
[6]基于體硅襯底制作全耗盡FinFET器件的工藝方案[J]. 劉佳,駱志炯.  微電子學(xué). 2013(01)
[7]后摩爾時(shí)代集成電路的新器件技術(shù)[J]. 黃如,黎明,安霞,王潤聲,蔡一茂.  中國科學(xué):信息科學(xué). 2012(12)
[8]考慮量子效應(yīng)的高k柵介質(zhì)SOI MOSFET特性研究[J]. 曹磊,劉紅俠.  物理學(xué)報(bào). 2012(24)

博士論文
[1]新型納米SOI MOS器件結(jié)構(gòu)分析與可靠性研究[D]. 曹磊.西安電子科技大學(xué) 2013

碩士論文
[1]短溝道雙柵和圍柵MOSFET的模擬研究[D]. 王睿.江南大學(xué) 2014



本文編號(hào)：3675657