隨著集成電路的飛速發(fā)展,無(wú)論是在高度集成的ASIC領(lǐng)域還是無(wú)生產(chǎn)線模式的FPGA領(lǐng)域,驗(yàn)證在整個(gè)芯片開(kāi)發(fā)流程中都占據(jù)著越來(lái)越重要的地位,同時(shí)集成電路行業(yè)對(duì)驗(yàn)證的高效性和完備性也提出了更高的要求。驗(yàn)證語(yǔ)言的不斷發(fā)展,推動(dòng)著驗(yàn)證方法的不斷進(jìn)步。基于SystemVerilog的UVM驗(yàn)證方法學(xué)憑借著其高度抽象層次、受約束的隨機(jī)激勵(lì)、驗(yàn)證平臺(tái)可重用性強(qiáng)等特點(diǎn),成為當(dāng)今最先進(jìn)最高效的驗(yàn)證方法之一。本論文的工作重心為分析實(shí)習(xí)項(xiàng)目中高頻信號(hào)測(cè)量解算FPGA邏輯電路的所有功能點(diǎn)并搭建基于功能覆蓋率的、隨機(jī)約束激勵(lì)的UVM驗(yàn)證平臺(tái)進(jìn)行功能驗(yàn)證。電路需要驗(yàn)證的功能主要包括PCI寄存器接口模塊正確配置片上對(duì)應(yīng)偏移地址寄存器,控制與監(jiān)測(cè)系統(tǒng)工作狀態(tài);SPI接口模塊正確響應(yīng)PCI寄存器接口發(fā)出的讀寫(xiě)請(qǐng)求,產(chǎn)生時(shí)鐘、傳輸數(shù)據(jù)等SPI總線時(shí)序信號(hào)以訪問(wèn)外部寄存器空間;FFT算數(shù)運(yùn)算模塊根據(jù)寄存器控制完成工作模式和參數(shù)配置,通過(guò)內(nèi)部快速傅里葉變換模塊、反三角函數(shù)模塊等算數(shù)運(yùn)算單元正確解算接收到的實(shí)部與虛部數(shù)據(jù),完成原始信號(hào)的信息提取;RX_JESD204B接口模塊正確接收外部AD器件發(fā)送的高速4通... 

【文章頁(yè)數(shù)】：86 頁(yè)

【學(xué)位級(jí)別】：碩士

【文章目錄】：
摘要
ABSTRACT
符號(hào)對(duì)照表
縮略語(yǔ)對(duì)照表
第一章 緒論
    1.1 課題研究背景
    1.2 國(guó)內(nèi)外研究現(xiàn)狀
    1.3 本文研究?jī)?nèi)容
    1.4 本文章節(jié)安排
第二章 UVM驗(yàn)證方法學(xué)的研究
    2.1 System Verilog簡(jiǎn)介
    2.2 UVM驗(yàn)證概述
    2.3 UVM驗(yàn)證平臺(tái)
    2.4 UVM中的關(guān)鍵機(jī)制
        2.4.1 UVM中的Factory機(jī)制
        2.4.2 UVM中的Phase機(jī)制
        2.4.3 UVM中的Config_db機(jī)制
        2.4.4 UVM中的Port機(jī)制
        2.4.5 UVM中的Sequence機(jī)制
    2.5 UVM中的寄存器模型
    2.6 本章小結(jié)
第三章 FPGA邏輯電路功能分析與驗(yàn)證策略
    3.1 FPGA邏輯電路結(jié)構(gòu)及功能
    3.2 電路測(cè)試點(diǎn)分解
    3.3 驗(yàn)證思想策略
        3.3.1 驗(yàn)證平臺(tái)應(yīng)具備的特性
        3.3.2 功能驗(yàn)證結(jié)果分析
        3.3.3 功能覆蓋率導(dǎo)向
    3.4 本章小結(jié)
第四章 FPGA邏輯電路驗(yàn)證平臺(tái)的設(shè)計(jì)與實(shí)現(xiàn)
    4.1 驗(yàn)證平臺(tái)的總體架構(gòu)
    4.2 驗(yàn)證組件的實(shí)現(xiàn)
        4.2.1 transaction的設(shè)計(jì)
        4.2.2 virtual sequence的設(shè)計(jì)
        4.2.3 真實(shí)sequencer的設(shè)計(jì)
        4.2.4 driver的設(shè)計(jì)
        4.2.5 monitor與scoreboard的設(shè)計(jì)
        4.2.6 agent封裝
        4.2.7 功能覆蓋率設(shè)置
        4.2.8 env，base_test以及頂層搭建
    4.3 RGM模型建立
    4.4 斷言的實(shí)現(xiàn)
    4.5 本章小結(jié)
第五章 測(cè)試用例與仿真結(jié)果
    5.1 驗(yàn)證環(huán)境
    5.2 測(cè)試用例與驗(yàn)證結(jié)果
        5.2.1 寄存器訪問(wèn)驗(yàn)證
        5.2.2 RX_JESD204B接口驗(yàn)證
        5.2.3 系統(tǒng)工作狀態(tài)與解算結(jié)果驗(yàn)證
    5.3 覆蓋率分析
    5.4 本章小結(jié)
第六章 總結(jié)與展望
    6.1 總結(jié)
    6.2 展望
參考文獻(xiàn)
致謝
作者簡(jiǎn)介



本文編號(hào)：3663987