遺傳算法（Genetic Algorithm）是一種計(jì)算模型,它以達(dá)爾文進(jìn)化理論為基礎(chǔ),仿照自然界的選擇和進(jìn)化過程,搜索復(fù)雜問題優(yōu)化解的一種隨機(jī)優(yōu)化算法,并在眾多領(lǐng)域有著廣泛應(yīng)用。傳統(tǒng)遺傳算法程序是采用高級語言實(shí)現(xiàn)的,在解空間十分龐大的情況下,搜索最優(yōu)解的過程會花費(fèi)大量時間,也限制了遺傳算法在一些特定場景的應(yīng)用。遺傳算法本質(zhì)上是可并行的,該特性決定了遺傳算法在硬件上實(shí)現(xiàn)的優(yōu)越性。本文使用現(xiàn)場可編程門電路（Field Programmable Gate Array,簡稱FPGA）實(shí)現(xiàn)遺傳算法,并且在現(xiàn)場可編程門電路上對遺傳算法的結(jié)構(gòu)進(jìn)行優(yōu)化,以加速遺傳算法計(jì)算速度。同軟件實(shí)現(xiàn)遺傳的算法相比,采用現(xiàn)場可編程門電路實(shí)現(xiàn)遺傳算法更復(fù)雜、研發(fā)成本高,但在并行性和計(jì)算效率方面相較于軟件具有巨大的優(yōu)勢。為了有效降低硬件實(shí)現(xiàn)的復(fù)雜性,本文采用了Xilinx HLS開發(fā)工具進(jìn)行高級語言綜合（將高級語言轉(zhuǎn)化成RTL門級電路的自動化過程）,通過高級語言來實(shí)現(xiàn)硬件所需的IP核（Intelligent Property,是具有知識產(chǎn)權(quán)核的集成電路芯核總稱）,降低研發(fā)成本。同時,由于BRAM（Block Rand... 

【文章頁數(shù)】：65 頁

【學(xué)位級別】：碩士

【文章目錄】：
摘要
abstract
第1章 緒論
    1.1 研究背景及意義
    1.2 國內(nèi)外研究現(xiàn)狀與分析
    1.3 論文創(chuàng)新點(diǎn)
    1.4 論文內(nèi)容安排
    1.5 本章小結(jié)
第2章 遺傳算法的相關(guān)介紹
    2.1 遺傳算法和自然遺傳學(xué)的基礎(chǔ)用語
    2.2 遺傳算法的執(zhí)行過程
    2.3 遺傳算法的群體設(shè)定
    2.4 遺傳算法的基本操作
    2.5 本章小結(jié)
第3章 現(xiàn)場可編程門陣列
    3.1 可編程邏輯器件概述
    3.2 FPGA的介紹
    3.3 FPGA開發(fā)工具HLS
        3.3.1 HLS的設(shè)計(jì)過程
        3.3.2 HLS的優(yōu)化策略
    3.4 VIVADO開發(fā)工具介紹
    3.5 Verilog開發(fā)語言介紹
    3.6 本章小結(jié)
第4章 遺傳算法的FPGA實(shí)現(xiàn)與加速
    4.1 遺傳算法的FPGA實(shí)現(xiàn)的總體設(shè)計(jì)結(jié)構(gòu)
    4.2 系統(tǒng)各部分模塊設(shè)計(jì)
        4.2.1 控制模塊
        4.2.2 存儲模塊
        4.2.3 沖突解決模塊
        4.2.4 IP模塊
    4.3 本章小結(jié)
第5章 實(shí)驗(yàn)設(shè)計(jì)與分析
    5.1 實(shí)驗(yàn)環(huán)境
    5.2 實(shí)驗(yàn)步驟
        5.2.1 使用HLS生成遺傳算法IP核
        5.2.2 遺傳算法在FPGA實(shí)現(xiàn)
    5.3 實(shí)驗(yàn)結(jié)果比較
        5.3.1 實(shí)驗(yàn)結(jié)論
    5.4 本章小結(jié)
第6章 總結(jié)和展望
    6.1 工作總結(jié)
    6.2 工作展望
參考文獻(xiàn)
作者簡介及在學(xué)期間所獲得的科研成果
致謝



本文編號：3659228