發(fā)布時間：2022-04-23 18:26

　　模數(shù)轉換器（Analog to Digital Converter,ADC）是現(xiàn)代電子系統(tǒng)中信號轉換環(huán)節(jié)必不可少的部分,也是近年來集成電路領域的研究熱點之一。模數(shù)轉換器種類繁多,其中流水線（Pipeline）ADC在速度與精度等方面可以靈活選取,在通訊、醫(yī)療電子設備等領域有著廣泛的應用。近年來隨著集成電路工藝制造的發(fā)展,模擬電路的發(fā)展速度跟不上數(shù)字電路的發(fā)展速度,因此為了滿足現(xiàn)代電子系統(tǒng)對ADC越來越高的指標要求,流水線ADC常常運用數(shù)字校準技術來糾正因模擬電路非理想因素導致的誤差,進而提高整體ADC的性能指標�？紤]到本文所設計的流水線ADC精度與采樣速度要求高,如果使用采樣保持電路,這將增加整體電路的設計難度以及芯片面積和功耗,所以本文采用了無采樣保持電路（SHA-less）流水線ADC結構。本文在詳細介紹了無采樣保持電路流水線ADC原理之后,分析了其具有的電路結構、組成單元以及電路中誤差來源并提出相應的解決辦法。同時,本文還介紹了一種偽隨機噪聲（Pseudo-random Noise,PN）注入后臺數(shù)字校準算法,該算法用于校準由運算放大器有限增益值引入的閉環(huán)增益誤差。本文最終基于S... 

【文章頁數(shù)】：94 頁

【學位級別】：碩士

【部分圖文】：

樟數(shù)轉換器的原理框圖

圖 2-3 理想 3 位 ADC 的輸入輸出特性曲線1）分辨率擬輸入值的改變將會引起數(shù)字輸出編碼的變化，我們定義ADC 的 分 辨 率 （ Resolution ）， 該 值 也 被 稱 為 最 低t-Significant-Bit）。ADC對輸入信號的最小量化能力由分辨率號滿擺幅為FSV ，輸出數(shù)字碼有效位數(shù)為 N 時，最低有效位：2FSNVLSB 上式（2-3）可以看出，最低有效位的大小與輸入信號滿擺碼有效位數(shù)成反比。換言之，輸入信號滿擺幅越小，數(shù)字輸入信號能被 ADC 量化的值越小。2）增益誤差圖 2-4 所示，實線表示 ADC 的實際輸出特性曲線，虛線表

3）失調誤差調誤差的定義與增益誤差定義類似，如圖 2-5 所示，圖中的輸曲線，實線則為 ADC 實際的傳輸曲線，兩者之間的差值差是由于虛實兩線斜率不同造成，而失調誤差則可以看成量不同所帶來的誤差。電路非理想效應（如比較器失調）致失調誤差的主要原因[22]。

【參考文獻】：
期刊論文
[1]一種用于12位250MSPS流水線ADC的中頻采樣前端[J]. 錢宏文,陳珍海,于宗光.  中國電子科學研究院學報. 2014(05)
[2]一種基于偽隨機動態(tài)補償?shù)?2位250 MS/s流水線ADC[J]. 于宗光,陳珍海,吳俊,鄒家軒,季惠才.  東南大學學報(自然科學版). 2014(05)
[3]幾種A/D轉換技術及性能特點的分析[J]. 王樹紅.  山西電子技術. 2004(05)

博士論文
[1]高速時間交織模數(shù)轉換器數(shù)字校準技術研究[D]. 陳紅梅.中國科學技術大學 2017
[2]結合數(shù)字校正技術的低功耗流水線ADC研究與設計[D]. 熊召新.華南理工大學 2013
[3]流水線模數(shù)轉換器偽隨機序列注入后臺快速數(shù)字校準技術研究[D]. 梁上泉.合肥工業(yè)大學 2011

碩士論文
[1]高速高精度ADC的研究與設計[D]. 傅曉錦.電子科技大學 2016
[2]16位高速流水線ADC中采樣保持電路的研究與設計[D]. 楊龍.中國航天科技集團公司第一研究院 2016
[3]高速高精度流水線ADC設計與研究[D]. 陳贇.上海交通大學 2015
[4]13位200MSPS流水線模數(shù)轉換器關鍵技術研究[D]. 莊吉.西安電子科技大學 2014
[5]14bit 250MSPS流水線ADC關鍵電路設計研究[D]. 鄧世杰.西安電子科技大學 2014
[6]用于流水線ADC的LMS校準算法的研究[D]. 雷青.華南理工大學 2013



本文編號：3647741