隨著電子通信技術(shù)的不斷發(fā)展,通信系統(tǒng)對于射頻接收機的要求不斷提高。而模數(shù)轉(zhuǎn)換器作為連接射頻模擬模塊與數(shù)字模塊之間的橋梁,其性能直接影響了射頻接收機的整體性能。一個優(yōu)異的模擬數(shù)字轉(zhuǎn)換器甚至可以簡化射頻接收機的整體結(jié)構(gòu)。連續(xù)時間帶通AE模數(shù)轉(zhuǎn)換器能夠在帶內(nèi)整形噪聲,達到較高的動態(tài)范圍,同時具有一定的濾波效果,近年來逐漸成為射頻接收機中模數(shù)轉(zhuǎn)換器研究的熱點。論文綜述了連續(xù)時間帶通△∑模數(shù)轉(zhuǎn)換器的國內(nèi)外發(fā)展現(xiàn)狀,結(jié)合實際應用場景,確定了設計指標。介紹了△∑調(diào)制器的基本原理、離散時間和連續(xù)時間調(diào)制器特點,總結(jié)了從離散轉(zhuǎn)換到連續(xù)的方法以及利用復數(shù)濾波器結(jié)構(gòu)設計復數(shù)帶通△∑調(diào)制器的方法。確定使用5階1.5位量化的結(jié)構(gòu),采用前饋方式,同時運用局部反饋優(yōu)化零點位置,使用沖激響應不變法,將得到的離散時間的結(jié)構(gòu)參數(shù)轉(zhuǎn)換到連續(xù)時間域,通過正交回路引入復數(shù)極點,達到帶通整形效果的,同時避免了多個正交回路的需求,降低了系統(tǒng)功耗；在連續(xù)時間域中進行系統(tǒng)仿真驗證后,進行了具體的電路設計。第一級采用有源RC積分器結(jié)構(gòu),而后級積分器采用Gm-C的積分器結(jié)構(gòu),第一級積分器中的跨導放大器采用單級折疊共源共柵增益級的結(jié)構(gòu),輸入... 

【文章來源】：東南大學江蘇省211工程院校985工程院校教育部直屬院校

【文章頁數(shù)】：83 頁

【學位級別】：碩士

【文章目錄】：
摘要
Abstract
第一章 緒論
    1.1 研究背景
    1.2 國內(nèi)外研究現(xiàn)狀
    1.3 論文研究內(nèi)容及研究目標
    1.4 論文組織結(jié)構(gòu)
第二章 △∑調(diào)制器概述
    2.1 ADC的基本原理和性能指標
        2.1.1 采樣定理與頻譜混疊
        2.1.2 量化噪聲
        2.1.3 ADC的性能指標
    2.2 △∑調(diào)制器的基本原理
        2.2.1 過采樣原理
        2.2.2 噪聲整形原理
        2.2.3 高階調(diào)制器
        2.2.4 調(diào)制器的穩(wěn)定性
    2.3 連續(xù)時間調(diào)制器
    2.4 調(diào)制器的拓撲結(jié)構(gòu)
        2.4.1 前饋結(jié)構(gòu)
        2.4.2 反饋結(jié)構(gòu)
        2.4.3 混合結(jié)構(gòu)
        2.4.4 級聯(lián)結(jié)構(gòu)
    2.5 復數(shù)AE調(diào)制器
        2.5.1 復數(shù)信號
        2.5.2 復數(shù)濾波器
        2.5.3 復數(shù)△∑調(diào)制器系統(tǒng)結(jié)構(gòu)
    2.6 本章小結(jié)
第三章 連續(xù)時間帶通△∑調(diào)制器系統(tǒng)設計
    3.1 結(jié)構(gòu)參數(shù)的選取
    3.2 拓撲結(jié)構(gòu)的選取
    3.3 離散時間到連續(xù)時間的轉(zhuǎn)換
    3.4 系統(tǒng)設計
        3.4.1 五階低通△∑調(diào)制器
        3.4.2 △∑調(diào)制器結(jié)構(gòu)內(nèi)部系數(shù)的縮放
        3.4.3 復數(shù)帶通△∑調(diào)制器的實現(xiàn)
    3.5 模塊非理想特性的仿真
        3.5.1 運放有限直流增益的影響
        3.5.2 運放有限增益帶寬積的影響
        3.5.3 積分器增益誤差的影響
        3.5.4 環(huán)路延時及時鐘抖動的影響
        3.5.5 反饋DAC失配的影響
        3.5.6 I、Q兩路失配的影響
    3.6 本章小結(jié)
第四章 連續(xù)時間帶通△∑調(diào)制器電路設計
    4.1 系統(tǒng)的電路結(jié)構(gòu)
    4.2 △∑調(diào)制器電路設計
        4.2.1 第一級有源RC積分器設計
        4.2.2 Gm單元設計
        4.2.3 Gm單元調(diào)諧電路設計
        4.2.4 量化器設計
        4.2.5 反饋DAC設計
    4.3 性能仿真
    4.4 本章小結(jié)
第五章 版圖設計及芯片測試
    5.1 模擬電路版圖設計要點
    5.2 △∑調(diào)制器版圖實現(xiàn)
    5.3 △∑調(diào)制器版圖后仿真
    5.4 芯片測試
        5.4.1 測試系統(tǒng)
        5.4.2 測試結(jié)果
    5.5 本章小結(jié)
第六章 總結(jié)與展望
    6.1 論文工作總結(jié)
    6.2 工作展望
致謝
參考文獻


【參考文獻】：
碩士論文
[1]復數(shù)帶通△∑調(diào)制器的設計與仿真[D]. 林雪.西安電子科技大學 2007



本文編號：3638000