隨著數(shù)字處理技術的蓬勃發(fā)展,基于數(shù)字信號處理的系統(tǒng)對模數(shù)轉換器（ADC）提出了越來越高的性能要求,尤其在寬帶通訊領域,更加需要ADC有較高的轉換速率。流水線ADC兼顧精度、速度和功耗等方面性能的折衷,因而在無線通信、雷達等系統(tǒng)中其往往成為首選的結構。本文基于SMIC 0.13um工藝完成了12Bit 200Msps流水線ADC中關鍵電路的設計。論文首先對流水線ADC中存在的非理想效應進行分析,并在此基礎上對ADC進行了Simulink建模與仿真,根據(jù)仿真結果驗證并確定了包括運算放大器增益和帶寬、電容取值等關鍵電路分解指標。然后對流水線ADC中關鍵電路模塊如首級流水線的比較器和余差增益放大器、帶隙基準源與柵壓自舉開關等進行了電路設計;本論文采用了SHA-less結構以實現(xiàn)功耗的優(yōu)化,同時首級流水線結構中采用了輸入信號減半技術,一方面可以增大系統(tǒng)輸入信號的擺幅以實現(xiàn)高性能的信噪比指標,另一方面利用較小的參考信號以降低系統(tǒng)功耗;流水線結構中設計的比較器采用預放大鎖存比較器,預放大級在軌到軌輸出前對輸入信號進行放大,有效減小失調并提升比較器的速度,同時采用中和技術減小回踢噪聲的影響。利用Spe... 

【文章來源】：天津大學天津市211工程院校985工程院校教育部直屬院校

【文章頁數(shù)】：80 頁

【學位級別】：碩士

【部分圖文】：

等效輸入噪聲求和圖

5位每級Sub-ADC行為級建模模型

圖 3-7 2.5 位每級 Sub-ADC 行為級建模仿真波形 MDAC 誤差模型分析及行為級建模2.5 位每級流水線 MDAC 中余差增益放大器（MDAC）主要將輸入信

【參考文獻】：
期刊論文
[1]低功耗時間交織12位500MS/s電荷域ADC[J]. 陳珍海,魏敬和,蘇小波,鄒家軒,張鴻,于宗光.  西安電子科技大學學報. 2017(06)
[2]A 1.2-V 19.2-mW 10-bit 30-MS/s pipelined ADC in 0.13-μm CMOS[J]. 張章,袁宇丹,郭亞煒,程旭,曾曉洋.  半導體學報. 2010(09)

碩士論文
[1]14位200MHz流水線ADC關鍵模塊設計[D]. 付凱.復旦大學 2014
[2]12位高速流水線ADC的研究及其關鍵電路設計[D]. 張明文.合肥工業(yè)大學 2013
[3]一種高速流水線型模數(shù)轉換器的設計與實現(xiàn)[D]. 許潔皓.上海交通大學 2008



本文編號：3626555