CMOS高速低相噪鎖相環(huán)電路設計與研究
發(fā)布時間：2022-02-14 17:12
隨著通信技術和半導體工藝的進步,在片上系統(tǒng)中,一些需要時鐘信號作為驅動的關鍵模塊如模數(shù)轉換器、串行接口等的工作頻率越來越高,這對時鐘信號的質量提出了更高的要求。本文重點研究鎖相環(huán)在片上時鐘產(chǎn)生電路的應用,這就要求鎖相環(huán)有著低相位噪聲以及低抖動。論文首先分析鎖相環(huán)的工作過程并對其進行建模分析,理解鎖相環(huán)的環(huán)路特性,接著討論了各模塊電路的具體實現(xiàn)以及非理想因素的分析以及解決方法。之后利用建立的模型分析了環(huán)路帶寬對鎖相環(huán)相位噪聲的影響以及通過圖解法選取合適的帶寬來保證更低的抖動性能。除了選取合適的環(huán)路帶寬之外,在系統(tǒng)層面采用更為先進的鎖相環(huán)架構可以獲得更為優(yōu)異的相噪性能,如超寬帶鎖相環(huán)可以極大的增大帶寬來抑制VCO貢獻的相位噪聲、欠采樣鎖相環(huán)可以極大的抑制電荷泵引入的帶內(nèi)噪聲以及注入鎖定可以降低VCO的相位噪聲。論文采用先進的欠采樣鎖相環(huán)架構完成鎖相環(huán)電路設計,其可以分為欠采樣環(huán)路和鎖頻環(huán)路。在鎖相環(huán)鎖定時只有欠采樣鑒相器負責鑒相功能,欠采樣環(huán)路正常工作,而鎖頻環(huán)路的鑒頻鑒相器存在鑒相死區(qū),輔助鎖相環(huán)鎖定到想要的頻率上。首先設計了欠采樣鑒相器、欠采樣電荷泵以及壓控環(huán)形振蕩器,并對這些模塊進行...
【文章來源】：電子科技大學四川省211工程院校985工程院校教育部直屬院校
【文章頁數(shù)】：85 頁
【學位級別】：碩士
【部分圖文】：
(a)ref/PFD/div噪聲傳遞函數(shù)幅頻特性
第三章低相噪鎖相環(huán)技術與結構研究25(3-6)3.2低相噪鎖相環(huán)環(huán)路帶寬優(yōu)化技術對低相噪鎖相環(huán)設計而言，環(huán)路帶寬的選取至關重要，下面對常用的電荷泵鎖相環(huán)進行相位噪聲分析給出針對低相噪設計的環(huán)路帶寬選取方法。電荷泵鎖相環(huán)各模塊的噪聲分別為參考時鐘相位噪聲ref,nφ、PFD相位噪聲PFD,nφ、CP電流噪聲CP,ni、LF電壓噪聲LF,nV、VCO相位噪聲VCO,nφ以及divider相位噪聲div,nφ，每個噪聲源在PLL相位域模型中的位置如圖3-3所示。為方便分析又不失一般性，可以選取電荷泵的充放電電流大小為100μA，VCO振蕩頻率為1GHz，KVCO取1GHz/V，分頻器分頻數(shù)為50，開環(huán)環(huán)路帶寬1MHz，相位裕度55°，再利用2.3.3小節(jié)提供的計算方法計算出二階環(huán)路濾波器參數(shù)C1為144.7pF，C2為15.97pF，R1為3.49K。在MATLAB中使用上述參數(shù)分別畫出各噪聲傳遞函數(shù)，如圖3-4(a)~(d)所示。圖3-3帶有噪聲的PLL相位域模型圖3-4(a)ref/PFD/div噪聲傳遞函數(shù)幅頻特性圖3-4(b)CP噪聲傳遞函數(shù)幅頻特性()()PLLnf=∑fLFPFDCP1/NPFD,nφCP,niLF,nVVCO,nφdiv,nφref,nφout,nφ
電子科技大學碩士學位論文26圖3-4(c)環(huán)路濾波器傳遞函數(shù)幅頻特性圖3-4(d)VCO傳遞函數(shù)幅頻特性從圖3-4(a)~(d)可知，根據(jù)幅頻特性的不同，可以把噪聲傳遞函數(shù)分為三類：低通、帶通以及高通。在圖3-4(a)、(b)中，ref、PFD、CP、FD到輸出端的增益隨頻率升高而降低，呈現(xiàn)低通特性，其中參考時鐘、PFD、分頻器的噪聲傳遞函數(shù)相同，為：//()()1()openrefPFDdivPLLopenHsHsNHs=+(3-7)()()1()openCPPLLCPopenNHsHsKHs=+(3-8)LF到PLL輸出端的傳遞函數(shù)可以從圖3-4(c)中看出為帶通，具體為：1()1()VCOLFPLLopenKHssHs=+(3-9)VCO的輸出即為PLL輸出，在閉環(huán)中其傳遞函數(shù)如圖3-4(d)所示為高通，表達式為：-1()1()VCOPLLopenHsHs=+(3-10)根據(jù)3.1.2小節(jié)中的式(3-5)、(3-6)，PLL相噪為各噪聲源功率譜密度乘以對應傳遞函數(shù)的模的平方之和，具體的表達式為：222222,,,,2222,,()()*|()|*|()|+V*|()|*|()|PLLrefnPFDndivnrefPLLCPnCPPLLLFnLFPLLVCOnVCOPLLfHsiHsHsHsφφφφ=+++++(3-11)對式(3-11)分析可知，對應不同噪聲源傳遞函數(shù)的導通特性，PLL的相噪譜可
【參考文獻】：
博士論文
[1]CMOS射頻頻率綜合器的研究設計與優(yōu)化[D]. 金晶.上海交通大學 2012
碩士論文
[1]CMOS高分辨率寬帶鎖相環(huán)電路設計[D]. 胡遠冰.電子科技大學 2018
[2]CMOS環(huán)形壓控振蕩器的研究及應用[D]. 王軍.廣西師范大學 2017
本文編號：3624949
【文章來源】：電子科技大學四川省211工程院校985工程院校教育部直屬院校
【文章頁數(shù)】：85 頁
【學位級別】：碩士
【部分圖文】：
(a)ref/PFD/div噪聲傳遞函數(shù)幅頻特性
第三章低相噪鎖相環(huán)技術與結構研究25(3-6)3.2低相噪鎖相環(huán)環(huán)路帶寬優(yōu)化技術對低相噪鎖相環(huán)設計而言，環(huán)路帶寬的選取至關重要，下面對常用的電荷泵鎖相環(huán)進行相位噪聲分析給出針對低相噪設計的環(huán)路帶寬選取方法。電荷泵鎖相環(huán)各模塊的噪聲分別為參考時鐘相位噪聲ref,nφ、PFD相位噪聲PFD,nφ、CP電流噪聲CP,ni、LF電壓噪聲LF,nV、VCO相位噪聲VCO,nφ以及divider相位噪聲div,nφ，每個噪聲源在PLL相位域模型中的位置如圖3-3所示。為方便分析又不失一般性，可以選取電荷泵的充放電電流大小為100μA，VCO振蕩頻率為1GHz，KVCO取1GHz/V，分頻器分頻數(shù)為50，開環(huán)環(huán)路帶寬1MHz，相位裕度55°，再利用2.3.3小節(jié)提供的計算方法計算出二階環(huán)路濾波器參數(shù)C1為144.7pF，C2為15.97pF，R1為3.49K。在MATLAB中使用上述參數(shù)分別畫出各噪聲傳遞函數(shù)，如圖3-4(a)~(d)所示。圖3-3帶有噪聲的PLL相位域模型圖3-4(a)ref/PFD/div噪聲傳遞函數(shù)幅頻特性圖3-4(b)CP噪聲傳遞函數(shù)幅頻特性()()PLLnf=∑fLFPFDCP1/NPFD,nφCP,niLF,nVVCO,nφdiv,nφref,nφout,nφ
電子科技大學碩士學位論文26圖3-4(c)環(huán)路濾波器傳遞函數(shù)幅頻特性圖3-4(d)VCO傳遞函數(shù)幅頻特性從圖3-4(a)~(d)可知，根據(jù)幅頻特性的不同，可以把噪聲傳遞函數(shù)分為三類：低通、帶通以及高通。在圖3-4(a)、(b)中，ref、PFD、CP、FD到輸出端的增益隨頻率升高而降低，呈現(xiàn)低通特性，其中參考時鐘、PFD、分頻器的噪聲傳遞函數(shù)相同，為：//()()1()openrefPFDdivPLLopenHsHsNHs=+(3-7)()()1()openCPPLLCPopenNHsHsKHs=+(3-8)LF到PLL輸出端的傳遞函數(shù)可以從圖3-4(c)中看出為帶通，具體為：1()1()VCOLFPLLopenKHssHs=+(3-9)VCO的輸出即為PLL輸出，在閉環(huán)中其傳遞函數(shù)如圖3-4(d)所示為高通，表達式為：-1()1()VCOPLLopenHsHs=+(3-10)根據(jù)3.1.2小節(jié)中的式(3-5)、(3-6)，PLL相噪為各噪聲源功率譜密度乘以對應傳遞函數(shù)的模的平方之和，具體的表達式為：222222,,,,2222,,()()*|()|*|()|+V*|()|*|()|PLLrefnPFDndivnrefPLLCPnCPPLLLFnLFPLLVCOnVCOPLLfHsiHsHsHsφφφφ=+++++(3-11)對式(3-11)分析可知，對應不同噪聲源傳遞函數(shù)的導通特性，PLL的相噪譜可
【參考文獻】：
博士論文
[1]CMOS射頻頻率綜合器的研究設計與優(yōu)化[D]. 金晶.上海交通大學 2012
碩士論文
[1]CMOS高分辨率寬帶鎖相環(huán)電路設計[D]. 胡遠冰.電子科技大學 2018
[2]CMOS環(huán)形壓控振蕩器的研究及應用[D]. 王軍.廣西師范大學 2017
本文編號：3624949
本文鏈接：http://sikaile.net/kejilunwen/dianzigongchenglunwen/3624949.html
教材專著
