隨著高幀頻、高分辨率數(shù)字相機(jī)的廣泛應(yīng)用,對(duì)視頻測(cè)量的精度以及圖像的實(shí)時(shí)處理效率提出更高的要求。開(kāi)展圖像標(biāo)記點(diǎn)坐標(biāo)實(shí)時(shí)識(shí)別技術(shù)研究,對(duì)需要快速獲得高幀頻、高分辨率的視頻測(cè)量（Videogrammetry Measurement,VM）數(shù)據(jù)的工程領(lǐng)域意義重大�，F(xiàn)有標(biāo)記點(diǎn)坐標(biāo)實(shí)時(shí)識(shí)別方法分有多核并行與圖像分塊并行,均是串行識(shí)別標(biāo)記點(diǎn),但并未真正在算法上達(dá)到并行。為此,本文圍繞基于FPGA的圖像標(biāo)記點(diǎn)實(shí)時(shí)識(shí)別技術(shù)開(kāi)展研究。研究基于FPGA的VM圖像并行分割方法,提出基于時(shí)序圖像的標(biāo)記點(diǎn)圖像坐標(biāo)預(yù)測(cè)方法,建立基于FPGA的VM圖像并行分割架構(gòu)。即通過(guò)標(biāo)記點(diǎn)運(yùn)動(dòng)估計(jì)模型得到標(biāo)記點(diǎn)預(yù)估坐標(biāo),FPGA根據(jù)各預(yù)估坐標(biāo)實(shí)現(xiàn)并行分割VM圖像,進(jìn)而可達(dá)到并行提取標(biāo)記點(diǎn)的目的。該方法既縮短了大范圍搜索標(biāo)記點(diǎn)的時(shí)間開(kāi)銷,又實(shí)現(xiàn)了并行圖像分割及并行識(shí)別標(biāo)記點(diǎn),因此實(shí)時(shí)性良好。研究標(biāo)記點(diǎn)識(shí)別過(guò)程中的八步追蹤法和灰度重心法的FPGA實(shí)現(xiàn)技術(shù)。八步追蹤和灰度重心法的FPGA算法效率,對(duì)于確保實(shí)時(shí)性至關(guān)重要,是本研究的難點(diǎn)與重點(diǎn)。提出增量更新的八鄰域搜尋方法,將八鄰域搜尋分為兩個(gè)部分:第一部分獲取已搜索八鄰域中的連接點(diǎn);第... 

【文章來(lái)源】：西南科技大學(xué)四川省

【文章頁(yè)數(shù)】：66 頁(yè)

【學(xué)位級(jí)別】：碩士

【部分圖文】：

八鄰域搜尋順序示意圖

定長(zhǎng)/寬的矩形區(qū)域得到標(biāo)別進(jìn)行標(biāo)記點(diǎn)圖像坐標(biāo)的了因大范圍搜尋標(biāo)記點(diǎn)所了標(biāo)記點(diǎn)的時(shí)序匹配；2給定 FPGA 資源與已知圖像分割模塊的個(gè)數(shù)；問(wèn)次數(shù)與優(yōu)化八鄰域存在減少資源開(kāi)銷的同時(shí)，適應(yīng) FPGA；4）搭建基于示，參數(shù)設(shè)置在上位機(jī)上設(shè)置的參數(shù)是否合適。運(yùn)分割指：以預(yù)估標(biāo)記點(diǎn)坐并存儲(chǔ)。圖像預(yù)處理包括理后得到標(biāo)記點(diǎn)的輪廓。坐標(biāo)等操作。

基于運(yùn)動(dòng)估計(jì)的 VM 圖像并行分割 ()()| |()()| |bbbbySySyxSxSx p 在 b 時(shí)刻圖像中行，列坐標(biāo)誤差絕對(duì)值索域的獲取預(yù)估坐標(biāo)以及誤差值，去分割圖像得到的設(shè)定原則是包含單個(gè)完整的標(biāo)記點(diǎn)。點(diǎn)可能不完整，反之其中可能包含多個(gè)不僅增加時(shí)間開(kāi)銷而且重復(fù)提取標(biāo)記點(diǎn)標(biāo)之間存在著誤差，所以矩形搜索域長(zhǎng)標(biāo)示了給定長(zhǎng)、寬（H、W）的矩形搜索

【參考文獻(xiàn)】：
期刊論文
[1]基于分塊處理的2D圖像并行繪制技術(shù)[J]. 吳振華.  電子技術(shù)與軟件工程. 2019(04)
[2]基于DSP Builder的快速整數(shù)離散余弦變換的實(shí)現(xiàn)[J]. 梁東云.  系統(tǒng)仿真技術(shù). 2018(04)
[3]基于多DSP并行處理的管道檢測(cè)機(jī)器人雙目視覺(jué)系統(tǒng)設(shè)計(jì)[J]. 沈巍,樓飛.  西部皮革. 2018(22)
[4]基于FPGA與DDR3緩存的PAL制式圖像源產(chǎn)生模塊設(shè)計(jì)與實(shí)現(xiàn)[J]. 楊文豪,倪文龍,付強(qiáng),孫舟,郭奇,錢宏文.  實(shí)驗(yàn)室研究與探索. 2018(11)
[5]結(jié)構(gòu)光測(cè)量系統(tǒng)光條中心提取算法研究[J]. 梅峻華,賴?yán)诮?  電子測(cè)量技術(shù). 2018(21)
[6]基于Freeman鏈碼的病變肺實(shí)質(zhì)分割[J]. 張文莉,呂曉琪,谷宇,吳涼,李菁.  計(jì)算機(jī)工程與設(shè)計(jì). 2018(10)
[7]基于ASIC的海五衛(wèi)星信號(hào)接收技術(shù)及實(shí)現(xiàn)[J]. 韓星,張華沖,楊松.  無(wú)線電工程. 2018(10)
[8]基于Freeman鏈碼的幾何圖形識(shí)別算法[J]. 裴姍,章騰.  計(jì)算技術(shù)與自動(dòng)化. 2018(03)
[9]基于FPGA的高速圖像存儲(chǔ)系統(tǒng)的設(shè)計(jì)[J]. 楊玉華,秦菲,單彥虎,張虎威.  電子器件. 2018(04)
[10]一種基于FPGA的PCIe總線高速異步傳輸系統(tǒng)[J]. 王元強(qiáng),聶云杰,朱孟江,葛紅舞.  單片機(jī)與嵌入式系統(tǒng)應(yīng)用. 2018(08)

碩士論文
[1]通信SoC芯片DDR3控制器的設(shè)計(jì)與驗(yàn)證[D]. 習(xí)羽.西安電子科技大學(xué) 2018
[2]通信SoC芯片PCIe 2.0接口設(shè)計(jì)與驗(yàn)證[D]. 許鵬.西安電子科技大學(xué) 2018
[3]多核DSP調(diào)試代理與高速仿真器的設(shè)計(jì)與實(shí)現(xiàn)[D]. 胡曉磊.北京化工大學(xué) 2018
[4]高幀頻CMOS相機(jī)系統(tǒng)的研究與實(shí)現(xiàn)[D]. 劉慧.南京理工大學(xué) 2018
[5]基于PCIe總線的IP核設(shè)計(jì)與仿真[D]. 王智宇.成都理工大學(xué) 2017
[6]圖像增強(qiáng)在FPGA上的高性能實(shí)現(xiàn)[D]. 武繼瑞.中國(guó)科學(xué)院研究生院(光電技術(shù)研究所) 2016
[7]基于FPGA+DSP實(shí)時(shí)圖像采集處理系統(tǒng)設(shè)計(jì)[D]. 楊華宇.哈爾濱理工大學(xué) 2016
[8]基于面部圖像分塊處理的表情識(shí)別算法研究[D]. 張銳.電子科技大學(xué) 2016
[9]三維非接觸式測(cè)量中編碼標(biāo)志的研究與應(yīng)用[D]. 戴相龍.西安電子科技大學(xué) 2014
[10]高精度圖像測(cè)量技術(shù)[D]. 冀芳.西安電子科技大學(xué) 2007



本文編號(hào)：3617329