發(fā)布時間：2022-01-27 04:59

　　在現(xiàn)代,幾乎每家每戶的電子設備都使用直流電,但我們通過輸電線路從發(fā)電廠獲得的是交流電,因為交流電相比于直流電是一種更加便捷和節(jié)省能源的傳輸方式。因此,每一個工作在直流狀態(tài)的電器都需要一個轉(zhuǎn)換電路將交流電變?yōu)橹绷麟姟DMOS（Lateral Double-diffused Metal Oxide Semiconductor field effect transistor）器件經(jīng)常以低側(cè)開關(guān)的高壓集成電源器件的角色出現(xiàn)交流直流轉(zhuǎn)換電路中。作為功率開關(guān)管,LDMOS器件需要滿足關(guān)態(tài)時可以承受得了高的電壓,開態(tài)時要有較小的開關(guān)損耗和功率損耗。這就意味著LDMOS不能一味地通過增加器件耐壓區(qū)長度的方式來提高器件的擊穿電壓,這樣會使得管子面積增加的同時增大電路系統(tǒng)的損耗,與高壓集成電路所要求的小型化產(chǎn)生矛盾。所以提高LDMOS器件的BV的同時降低器件的R_on,sp始終是相關(guān)領(lǐng)域內(nèi)學者們的主要努力方向。本文提出了一種具有低R_on,sp的N-P-N LDMOS在這方面做出改善,在常規(guī)的Triple RESURF LDMOS的基礎(chǔ)上,兩層N型摻雜層被注入到漂... 

【文章來源】：電子科技大學四川省211工程院校985工程院校教育部直屬院校

【文章頁數(shù)】：74 頁

【學位級別】：碩士

【部分圖文】：

簡化后的AC/DCSMPS電路圖

第一章緒論3圖1-1簡化后的AC/DCSMPS電路圖J.A.Appels，H.M.J.Vaes在1979年提出了RESURF技術(shù)，也被稱為SingleRESURF技術(shù)[21]。圖1-2是基本SingleRESURFLDMOS的器件簡化示意圖，SingleRESURFLDMOS源漏間的N-well稱為漂移區(qū)，N-well下方是摻雜濃度較低的P型襯底。對于給定的擊穿電壓，LDMOS的Ron,sp的阻值大小主要是由導電路徑上的載流子濃度決定的，換句話說也就是具備高摻雜濃度的N-well可以有效減小Ron,sp。此外，較高的漂移區(qū)摻雜濃度可以改善LDMOS的SOA(SafeOperationArea)。然而，漂移區(qū)有效電荷劑量在滿足RESURF原理的條件下具有上限，因此有必要采用新結(jié)構(gòu)提高漂移區(qū)有效電荷與摻雜濃度比。圖1-2SingleRESURFLDMOS器件基本結(jié)構(gòu)為了進一步減小RESURF器件的功率損耗，基于最原始的RESURF技術(shù)，于1981年T.Yamaguchi和S.Morimoto[22]提出對漂移區(qū)分區(qū)摻雜的方法，減小source區(qū)域附近的雜質(zhì)濃度，以減小源漏穿通電流，增大drain區(qū)域附近的雜質(zhì)濃度，以期望減小Ron,sp�；贐i-CMOS工藝，最終完成BV=1000V，Ron,sp=300

RF技術(shù)被J.A.Appels和H.M.J.Vaes提出[23]，在2002年，由ZiaHossain和MohamedImam將其應用在體硅和SOILDMOS器件中并取得了較好的結(jié)果[24]。圖1-3為基本DoubleRESURFLDMOS的器件結(jié)構(gòu)圖。DoubleRESURF的原理是在SingleRESURF的N-well區(qū)表面注入P型雜質(zhì)，縱向上又增加了一個PN結(jié)，用來輔助漂移區(qū)的耗盡使漂移區(qū)的雜質(zhì)劑量有了繼續(xù)增加的空間。同時因為頂層的導電類型與漂移區(qū)相反，所以N-well的摻雜濃度比SingleRESURF又有所提高，降低了Ron,sp。DoubleRESURF漂移區(qū)可以雜質(zhì)注入后擴散形成，也可以使用外延工藝實現(xiàn)。圖1-3DoubleRESURFLDMOS器件基本結(jié)構(gòu)1982年，A.W.Ludikhuize[25]基于Double-actingRESURF（D-RESURF）技術(shù)，設計了漏端左右兩邊進行P型摻雜的間斷表面型電荷層結(jié)構(gòu)，同時也設計了柵和漏端左側(cè)采用階場板結(jié)構(gòu)，漏端右側(cè)進行P型摻雜的結(jié)構(gòu)，實現(xiàn)了在模擬IC中用作高壓源跟隨器的300VLDMOS。2001年，D.R.Disney等人提出在漂移區(qū)體內(nèi)的增加P型埋層的結(jié)構(gòu)[26]。圖1-4為基本Triple-RESURFLDMOS器件結(jié)構(gòu)圖。TripleRESURFLDMOS是基于DoubleRESURF技術(shù)，在N-well內(nèi)部形成P-buried層，縱向上相比DoubleRESURFLDMOS又多了一個PN結(jié)輔助N-well的耗盡，因而N-well的雜質(zhì)濃度可以進一步升高，同時在漂移區(qū)表面和漂移區(qū)體內(nèi)形成兩條平行的導電路徑，器件開態(tài)時的RON相比DoubleRESURF技術(shù)會有更進一步的減校實驗結(jié)果表明，與之前的DoubleRESURFLDMOS結(jié)構(gòu)相比，Ron,sp降低了33%。同時利用該技術(shù)設計實現(xiàn)的達800V耐壓的LDMOS不采用外延層，而是使用相對簡單的離子注入來嚴格控制每一層的電荷，以N-well作為漂移區(qū)，工藝實現(xiàn)簡單。根據(jù)上面一系列針對RESURF技術(shù)的優(yōu)化，自然有了這樣的設想，如果在漂

【參考文獻】：
期刊論文
[1]功率半導體器件行業(yè)競爭格局日趨激烈[J]. 李菡.  集成電路應用. 2015(08)
[2]功率半導體器件與功率集成技術(shù)的發(fā)展現(xiàn)狀及展望[J]. 孫偉鋒,張波,肖勝安,蘇巍,成建兵.  中國科學:信息科學. 2012(12)
[3]適用于智能功率IC的700v Double-Resurf Ldmos研究[J]. 王書凱,程東方,徐志平,沈文星.  微計算機信息. 2007(23)
[4]中國功率器件市場發(fā)展現(xiàn)狀[J]. 楊斌.  中國集成電路. 2007(06)
[5]基于耦合式電平位移結(jié)構(gòu)的高壓集成電路[J]. 喬明,方健,李肇基,張波.  半導體學報. 2006(11)
[6]具有n+浮空層的體電場降低LDMOS結(jié)構(gòu)耐壓分析[J]. 張波,段寶興,李肇基.  半導體學報. 2006(04)



本文編號：3611810