為了給芯片設(shè)計(jì)提供一種高效方便的調(diào)試方法,提出一種基于JTAG的片內(nèi)調(diào)試系統(tǒng)。該系統(tǒng)包括調(diào)試系統(tǒng)控制模塊、斷點(diǎn)產(chǎn)生模塊和JTAG接口。JTAG接口實(shí)現(xiàn)調(diào)試指令的發(fā)送與接收;斷點(diǎn)產(chǎn)生模塊是調(diào)試系統(tǒng)硬件調(diào)試的邏輯單元;調(diào)試系統(tǒng)控制模塊則實(shí)現(xiàn)斷點(diǎn)設(shè)置、單步運(yùn)行、內(nèi)存調(diào)試等功能。不同的調(diào)試指令可根據(jù)不同的硬件結(jié)構(gòu)自動(dòng)完成其各自的處理流程,而且不同的工作模式之間可以自由切換。該片內(nèi)調(diào)試系統(tǒng)表現(xiàn)出了高性能,便于操作的特點(diǎn),已經(jīng)通過(guò)了實(shí)際的芯片測(cè)試。 

【文章來(lái)源】：現(xiàn)代電子技術(shù). 2020,43(20)北大核心

【文章頁(yè)數(shù)】：3 頁(yè)

【部分圖文】：

微控制器片內(nèi)調(diào)試系統(tǒng)結(jié)構(gòu)

集成在芯片內(nèi)的JTAG接口是外部調(diào)試器與內(nèi)部調(diào)試系統(tǒng)之間的主要通信接口，根據(jù)嵌入式片內(nèi)調(diào)試系統(tǒng)的需求，本文設(shè)計(jì)了增強(qiáng)的JTAG接口模塊[6]。它采用標(biāo)準(zhǔn)的JTAG通信協(xié)議及端口，但在結(jié)構(gòu)上增加了控制寄存器及控制單元進(jìn)行數(shù)據(jù)傳送控制，其結(jié)構(gòu)原理如圖2所示。用戶可以設(shè)置控制寄存器的JEN位，進(jìn)行JTAG工作模式的選擇。在數(shù)據(jù)捕獲之前，將來(lái)自片上調(diào)試系統(tǒng)的5個(gè)控制位（DBCON,DMODE,RRF,TRF,COMRST）分別寫(xiě)入寄存器16位DMSHR。該流程用來(lái)控制片上調(diào)試系統(tǒng)狀態(tài)。數(shù)據(jù)傳輸寄存器DMTR同樣也寫(xiě)入DMSHR準(zhǔn)備傳輸數(shù)據(jù)，當(dāng)數(shù)據(jù)傳送信號(hào)激活后，JTAG模塊的輸入就會(huì)在時(shí)鐘信號(hào)tck＿i的上升沿被傳送到寄存器DMSHR里面。從寄存器DMSHR出來(lái)的輸出數(shù)據(jù)也會(huì)通過(guò)tdo＿o輸出到JTAG模塊，并通過(guò)JTAG模塊進(jìn)行指令和數(shù)據(jù)處理。在一個(gè)數(shù)據(jù)移入后，jm＿update信號(hào)被激活，DMSHR中移入的數(shù)據(jù)信息被存儲(chǔ)到各自的片上調(diào)試系統(tǒng)寄存器里面，同時(shí)DMSHR的數(shù)據(jù)也通過(guò)JTAG接口送入到片上調(diào)試系統(tǒng)里進(jìn)行處理。

隨著So C芯片開(kāi)發(fā)復(fù)雜度的提高，傳統(tǒng)的板級(jí)調(diào)試手段已不能滿足芯片研發(fā)的調(diào)試需求，因此片內(nèi)調(diào)試技術(shù)對(duì)So C芯片的研發(fā)質(zhì)量和周期至關(guān)重要。本文提出一種基于JTAG協(xié)議的片內(nèi)調(diào)試系統(tǒng)的設(shè)計(jì)方案，可以實(shí)現(xiàn)斷點(diǎn)設(shè)置、單步執(zhí)行、寄存器/存儲(chǔ)器內(nèi)容讀寫(xiě)以及在線編程、處理器核的現(xiàn)場(chǎng)配置等調(diào)試功能。本設(shè)計(jì)方案在實(shí)際的微控制器項(xiàng)目中成功地完成了芯片開(kāi)發(fā)和調(diào)試，表現(xiàn)出了優(yōu)異的性能。它利用通用的JTAG接口使得調(diào)試過(guò)程快速靈活，用戶調(diào)試簡(jiǎn)單、方便。獨(dú)特的內(nèi)嵌式調(diào)試機(jī)制保證了高監(jiān)控性，可以及時(shí)準(zhǔn)確地查詢?cè)O(shè)置芯片內(nèi)部寄存器的狀態(tài)，而且在調(diào)試時(shí)不占用芯片CPU資源，調(diào)試時(shí)間少，效率高[10]。隨著半導(dǎo)體技術(shù)的飛速發(fā)展，處理器提供片內(nèi)的調(diào)試電路為復(fù)雜So C芯片設(shè)計(jì)以及嵌入式系統(tǒng)開(kāi)發(fā)提供的調(diào)試手段早已是大勢(shì)所趨。本文提出的基于JTAG協(xié)議的片內(nèi)調(diào)試系統(tǒng)方案為處理器芯片調(diào)試功能的研發(fā)提供了一個(gè)新的調(diào)試平臺(tái)，為其應(yīng)用開(kāi)發(fā)提供了強(qiáng)有力的技術(shù)支持。


本文編號(hào)：3600282