7納米GAAFET器件NBTI及HCI效應研究
發(fā)布時間：2022-01-11 01:14
當器件特征尺寸不斷微縮至深納米時,短溝道效應嚴重惡化了傳統(tǒng)平面MOSFET器件的性能,非平面鰭式場效應晶體管（FinFET）成為了20納米工藝節(jié)點以下普遍采用的器件。隨著集成電路工藝技術持續(xù)進步,FinFET結構尺寸縮減進一步受到限制,環(huán)柵場效應晶體管（GAAFET）因其強柵控能力以及良好的短溝道抑制能力被廣泛認為在5納米工藝節(jié)點以下將取代FinFET。與此同時,可靠性問題一直是制約納米器件和電路性能的關鍵,GAAFET的新結構和新工藝將會使得其可靠性出現(xiàn)新的特征。因此,研究GAAFET器件的可靠性并分析其失效機理對高性能、高可靠性集成電路設計至關重要。本文在分析深納米級FinFET和GAAFET器件性能基礎上,對GAAFET器件的NBTI和HCI效應進行了深入研究。論文主要工作如下:1)采用Sentaurus TCAD軟件比較分析了5納米和7納米工藝節(jié)點下FinFET和GAAFET器件的靜態(tài)、動態(tài)特性以及其可靠性特性。結果表明,增加GAAFET垂直堆疊的納米線通道數(shù)可將器件驅(qū)動電流從12.844μA提高到40.318μA,DIBL和SS分別從47.11 mV/V和76.58 mV/d...
【文章來源】：華東師范大學上海市 211工程院校 985工程院校 教育部直屬院校
【文章頁數(shù)】：83 頁
【學位級別】：碩士
【部分圖文】：
垂直堆疊的納米線GAAFET器件工藝流程圖
9表中num代表GAAFET納米線通道數(shù)。在相同工藝節(jié)點，F(xiàn)inFET和GAAFET器件總等效高度相同。GAAFET和FinFET器件橫向截面圖如圖2.2所示。在給定的縮放長度下，通過調(diào)整GAAFET器件的溝道寬Wsi和溝道高Hsi來改變納米線的寬高比AR=Wsi/Hsi。本章仿真的器件結構均遵循ITRS結構標準。兩種工藝節(jié)點下器件的源漏極摻雜、溝道摻雜均相同分別為2e20cm-3、1e15cm-3，Spacer材料和柵電極材料也相同分別為Si3N4和TiN。不同工藝節(jié)點下不同器件結構的Ioff均小于100nA。表2.1器件結構參數(shù)器件結構參數(shù)正方形GAA圓形GAA矩形GAAFinFET工藝節(jié)點7nm5nm7nm5nm7nm5nm7nm5nmPitch(nm)555555//Pitch_Z(nm)55555555Wsi(nm)76761212.53.773.3Hsi(nm)767654num*(pitch+HGAA_si)num*(pitch+HGAA_si)Vdd（V）0.70.650.70.650.70.650.70.65圖2.2（a）FinFET；（b）納米線橫截面形狀為正方形、（c）圓形和（d）矩形GAAFET器件結構的二維截面圖為了確保數(shù)據(jù)的準確性，本文對比了實驗數(shù)據(jù)[56]和TCAD仿真模擬的
10Vds=50mV時轉(zhuǎn)移特性曲線如圖2.3所示。對比的實驗數(shù)據(jù)來源于與本文具有相同溝道長度、摻雜濃度、柵氧化層厚度、縮放長度和納米線截面形狀均為方形的GAAFET。調(diào)整了器件的金屬功函數(shù)和高斯摻雜分布使得n型GAAFET器件Vds=50mV時的轉(zhuǎn)移特性曲線最終接近實驗數(shù)據(jù)。圖2.3GAAFETIds-Vgs仿真曲線和實驗數(shù)據(jù)的對比圖2.4展示了本文仿真的7nm節(jié)點n型GAAFET線性區(qū)轉(zhuǎn)移特性曲線與5~7納米節(jié)點納米線形狀為正方形的n型GAAFET與p型GAAFET的線性區(qū)和飽和區(qū)的Ids-Vgs特性。從圖中可看出5納米工藝節(jié)點的GAAFET器件具有更高的歸一化電流。圖2.45~7納米節(jié)點n型和p型GAAFET在（a）線性坐標和（b）對數(shù)坐標中的Ids-Vgs曲線圖2.5展示了5納米和7納米工藝節(jié)點下垂直堆疊的正方形橫截面納米線GAAFET器件通道數(shù)與亞閾值擺幅（SS）以及漏致勢壘下降（DIBL）的關系。其中，SS從器件的飽和區(qū)特性曲線中提齲從圖中可以看出，GAAFET結構在5納米工藝節(jié)點下具有更低的DIBL和SS，且隨著納米線垂直堆疊通道數(shù)增多，
【參考文獻】：
期刊論文
[1]中科院“Post-FinFET”納米線器件集成研究獲進展[J]. 科大. 軍民兩用技術與產(chǎn)品. 2015(19)
[2]SOINMOSFET溝道熱載流子的應力損傷[J]. 郝躍,朱建綱,郭林,張正幡. 半導體學報. 2001(04)
博士論文
[1]低開銷高可靠性電源門控SRAM設計[D]. 黃平.國防科學技術大學 2013
本文編號：3581786
【文章來源】：華東師范大學上海市 211工程院校 985工程院校 教育部直屬院校
【文章頁數(shù)】：83 頁
【學位級別】：碩士
【部分圖文】：
垂直堆疊的納米線GAAFET器件工藝流程圖
9表中num代表GAAFET納米線通道數(shù)。在相同工藝節(jié)點，F(xiàn)inFET和GAAFET器件總等效高度相同。GAAFET和FinFET器件橫向截面圖如圖2.2所示。在給定的縮放長度下，通過調(diào)整GAAFET器件的溝道寬Wsi和溝道高Hsi來改變納米線的寬高比AR=Wsi/Hsi。本章仿真的器件結構均遵循ITRS結構標準。兩種工藝節(jié)點下器件的源漏極摻雜、溝道摻雜均相同分別為2e20cm-3、1e15cm-3，Spacer材料和柵電極材料也相同分別為Si3N4和TiN。不同工藝節(jié)點下不同器件結構的Ioff均小于100nA。表2.1器件結構參數(shù)器件結構參數(shù)正方形GAA圓形GAA矩形GAAFinFET工藝節(jié)點7nm5nm7nm5nm7nm5nm7nm5nmPitch(nm)555555//Pitch_Z(nm)55555555Wsi(nm)76761212.53.773.3Hsi(nm)767654num*(pitch+HGAA_si)num*(pitch+HGAA_si)Vdd（V）0.70.650.70.650.70.650.70.65圖2.2（a）FinFET；（b）納米線橫截面形狀為正方形、（c）圓形和（d）矩形GAAFET器件結構的二維截面圖為了確保數(shù)據(jù)的準確性，本文對比了實驗數(shù)據(jù)[56]和TCAD仿真模擬的
10Vds=50mV時轉(zhuǎn)移特性曲線如圖2.3所示。對比的實驗數(shù)據(jù)來源于與本文具有相同溝道長度、摻雜濃度、柵氧化層厚度、縮放長度和納米線截面形狀均為方形的GAAFET。調(diào)整了器件的金屬功函數(shù)和高斯摻雜分布使得n型GAAFET器件Vds=50mV時的轉(zhuǎn)移特性曲線最終接近實驗數(shù)據(jù)。圖2.3GAAFETIds-Vgs仿真曲線和實驗數(shù)據(jù)的對比圖2.4展示了本文仿真的7nm節(jié)點n型GAAFET線性區(qū)轉(zhuǎn)移特性曲線與5~7納米節(jié)點納米線形狀為正方形的n型GAAFET與p型GAAFET的線性區(qū)和飽和區(qū)的Ids-Vgs特性。從圖中可看出5納米工藝節(jié)點的GAAFET器件具有更高的歸一化電流。圖2.45~7納米節(jié)點n型和p型GAAFET在（a）線性坐標和（b）對數(shù)坐標中的Ids-Vgs曲線圖2.5展示了5納米和7納米工藝節(jié)點下垂直堆疊的正方形橫截面納米線GAAFET器件通道數(shù)與亞閾值擺幅（SS）以及漏致勢壘下降（DIBL）的關系。其中，SS從器件的飽和區(qū)特性曲線中提齲從圖中可以看出，GAAFET結構在5納米工藝節(jié)點下具有更低的DIBL和SS，且隨著納米線垂直堆疊通道數(shù)增多，
【參考文獻】：
期刊論文
[1]中科院“Post-FinFET”納米線器件集成研究獲進展[J]. 科大. 軍民兩用技術與產(chǎn)品. 2015(19)
[2]SOINMOSFET溝道熱載流子的應力損傷[J]. 郝躍,朱建綱,郭林,張正幡. 半導體學報. 2001(04)
博士論文
[1]低開銷高可靠性電源門控SRAM設計[D]. 黃平.國防科學技術大學 2013
本文編號：3581786
本文鏈接：http://sikaile.net/kejilunwen/dianzigongchenglunwen/3581786.html
教材專著
