隨著半導(dǎo)體工藝的日益發(fā)展,片上系統(tǒng)芯片（System On Chip,SOC）對(duì)電源管理電路的要求也日益提高,當(dāng)各個(gè)模塊集成在同一芯片上后,信號(hào)間的交叉耦合和電源紋波噪聲對(duì)電路的性能將起到極大的影響,因此通常需要能夠提供干凈電源電壓的低壓差線性穩(wěn)壓器（Low-Dropout Regulator,LDO）來(lái)供電,因此本文對(duì)LDO的等效輸出噪聲和電源抑制比進(jìn)行了詳細(xì)的分析和仔細(xì)的設(shè)計(jì)。本文通過(guò)對(duì)LDO的環(huán)路結(jié)構(gòu)進(jìn)行分析,采用了密勒補(bǔ)償和Q值衰減的方式來(lái)對(duì)環(huán)路進(jìn)行頻率補(bǔ)償,使其環(huán)路穩(wěn)定性在不用負(fù)載情況下都較為良好;通過(guò)對(duì)LDO產(chǎn)生噪聲的因素進(jìn)行了詳細(xì)的分析,在不增加電路復(fù)雜度的前提下,對(duì)LDO進(jìn)行了低噪聲設(shè)計(jì);本文通過(guò)對(duì)電源紋波抑制能力的分析,確定了兩條途徑來(lái)提高LDO的電源抑制比:在低頻段,通過(guò)提高環(huán)路增益來(lái)得到更好的PSR,在中高頻段,通過(guò)設(shè)計(jì)了一款基于前饋紋波抵消技術(shù)的PSR增強(qiáng)電路,來(lái)對(duì)LDO的電源抑制比進(jìn)行優(yōu)化;為了更好的保證LDO的性能,本文為L(zhǎng)DO電路設(shè)計(jì)了一款高電源抑制比低噪聲低溫度系數(shù)的參考電平產(chǎn)生電路,為L(zhǎng)DO提供偏置電壓;為了保證整個(gè)電路的供電安全,本文設(shè)計(jì)了過(guò)流保護(hù)電... 

【文章來(lái)源】：電子科技大學(xué)四川省 211工程院校 985工程院校 教育部直屬院校

【文章頁(yè)數(shù)】：81 頁(yè)

【學(xué)位級(jí)別】：碩士

【部分圖文】：

LDO相關(guān)期刊論文統(tǒng)計(jì)圖

第二章LDO的基本結(jié)構(gòu)與原理5第二章LDO的基本結(jié)構(gòu)與原理低壓差線性穩(wěn)壓器（LowDropoutRegulator，LDO）屬于電源管理電路的一種，不產(chǎn)生能量，同時(shí)負(fù)責(zé)向某一特定的負(fù)載智能高效地進(jìn)行供電，根據(jù)負(fù)載場(chǎng)合的不同，在一定范圍內(nèi)，將直流電壓轉(zhuǎn)換為固定直流電壓輸出[16]。這一類電路在直流到直流電壓的轉(zhuǎn)換、電壓調(diào)節(jié)和能量轉(zhuǎn)換中有著至關(guān)重要的作用。低壓差線性穩(wěn)壓器在隔離噪聲和抑制紋波方面優(yōu)點(diǎn)突出，同時(shí)也是一種成本低、易集成、控制機(jī)制簡(jiǎn)單、外圍元件少以及輸出電壓穩(wěn)定的電路結(jié)構(gòu)。2.1LDO的基本原理與結(jié)構(gòu)作為線性負(fù)反饋系統(tǒng)，LDO為了實(shí)現(xiàn)對(duì)負(fù)載端電壓的控制，其方式為在系統(tǒng)內(nèi)部建立負(fù)反饋，這樣能夠在一定范圍的負(fù)載電流下，為負(fù)載提供較為穩(wěn)定的電壓。一個(gè)最基本的LDO通常都具有以下三個(gè)引腳：接地引腳GND，輸入電壓Vin和輸出電壓Vout[19]。主要結(jié)構(gòu)通常包含誤差放大器（ErrorAmplifier，EA），反饋網(wǎng)絡(luò)，充當(dāng)功率器件的調(diào)整管（passMOSFET）、參考電壓產(chǎn)生模塊、有的可能還會(huì)有輔助模塊用以提高LDO性能和一些能夠保證LDO穩(wěn)定工作的外圍器件，如圖2-1所示。圖2-1LDO基本框架拓?fù)鋱DLDO的基本工作原理是將采樣輸出電壓得到的值與參考電壓產(chǎn)生模塊輸出的參考電壓，通過(guò)誤差放大器進(jìn)行比較得到一個(gè)差值，EA將放大此差值，以此得到

第二章LDO的基本結(jié)構(gòu)與原理7（1）靜態(tài)電流靜態(tài)電流的定義是當(dāng)LDO不向負(fù)載提供電流時(shí)，整個(gè)電路消耗的電流[33]。如圖2-2所示，電源通過(guò)LDO將電流注入到芯片，其中一部分流入了LDO電路以維持其正常工作，另一部分將通過(guò)LDO注入到負(fù)載，如式（2-4）所示OUTINQIII（2-4）其中，IIN是LDO所消耗的總電流，IQ是LDO的靜態(tài)電流，IOUT是LDO從輸出端向負(fù)載電路所提供的電流。圖2-2LDO靜態(tài)電流圖隨著消費(fèi)電子市場(chǎng)日漸繁榮，更低功耗的設(shè)計(jì)逐漸受到人們青睞，而IQ直接關(guān)系到LDO的功耗，有效降低其靜態(tài)電流也成為設(shè)計(jì)者們關(guān)注的焦點(diǎn)。（2）漏失電壓LDO使用外部電源作輸入電壓，通常是需要較為穩(wěn)定的，外部電源提供合適的范圍時(shí)，LDO能夠正常工作，工藝水平等眾多因素都將影響外部電源能為提供LDO的正常工作的最大值。LDO的調(diào)整管類型等因素也將影響外部電源提供的能夠保證LDO正常工作的最小值[31]。通常，我們定義dropout電壓是使得LDO能夠開(kāi)始輸出預(yù)設(shè)電壓時(shí)，調(diào)整管輸入輸出電壓之差。圖2-3中是LDO輸出電壓隨輸入電壓變化的典型過(guò)程，其中橫軸表示的是輸入電壓，縱軸表示的是輸出電壓，當(dāng)輸入電壓在減小的過(guò)程中開(kāi)始超過(guò)最小輸入電壓VA時(shí)，LDO能夠正常工作。這個(gè)時(shí)候位于調(diào)整區(qū)（RegulationRegion），此時(shí)，LDO的環(huán)路能夠穩(wěn)定輸出電壓。當(dāng)輸入電壓繼續(xù)減小，直到小于LDO的最小VA時(shí)，電路中各器件開(kāi)始不在工作在正確的靜態(tài)點(diǎn)，輸出電壓也隨之降低，低于預(yù)設(shè)值，LDO開(kāi)始進(jìn)入線性區(qū)（DropoutRegion）。如果輸入電壓再進(jìn)一步減小，輸

【參考文獻(xiàn)】：
碩士論文
[1]一種用于高速低抖動(dòng)時(shí)鐘電路的片上電源系統(tǒng)設(shè)計(jì)[D]. 周琦.電子科技大學(xué) 2019
[2]高電源抑制比片上供電系統(tǒng)研究與設(shè)計(jì)[D]. 何鳴.電子科技大學(xué) 2017
[3]低噪聲高電源抑制比片上LDO的研究與設(shè)計(jì)[D]. 李亮.電子科技大學(xué) 2016
[4]低功耗高穩(wěn)定性無(wú)片外電容型CMOS LDO的研究與設(shè)計(jì)[D]. 石鳳驕.電子科技大學(xué) 2016
[5]一種片上集成的低壓差線性穩(wěn)壓器設(shè)計(jì)[D]. 李甜.電子科技大學(xué) 2016
[6]低功耗無(wú)電容型低壓差線性穩(wěn)壓器的研究與設(shè)計(jì)[D]. 金興杰.電子科技大學(xué) 2015



本文編號(hào)：3580005