隨著集成電路工藝的不斷進(jìn)步與晶體管尺寸的不斷減小,給后端物理設(shè)計帶來了嚴(yán)峻的挑戰(zhàn)。首先,更小的特征尺寸使工程師在單位面積的芯片上集成更多的晶體管,而小尺寸的晶體管卻有著更大的漏電功耗。這讓功耗問題的重要性日益提高。同時,工藝的進(jìn)步令互連金屬的結(jié)構(gòu)發(fā)生改變,使得互連延時成為影響時序收斂的重要因素。尤其是芯片頂層的長距離總線互連,出現(xiàn)時序違反時后期難以修復(fù)。本文在28納米工藝下,基于實(shí)際工程項(xiàng)目,從DMA部件的物理設(shè)計出發(fā),為了降低功耗與互連延時,針對功耗與互連問題展開研究。首先,完成了DMA模塊的物理設(shè)計,包括具體的布局布線的流程與靜態(tài)時序分析情況以及ICE的功耗優(yōu)化與時序修復(fù)流程,研究了該工藝下DRC所遇到的問題與解決方法并最終流片成功。之后在此基礎(chǔ)上,對功耗的組成與來源進(jìn)行分析,通過對模塊面積的多次調(diào)整,觀察不同面積條件下工具在完成自動布局布線后模塊的時序與功耗情況,找出DMA模塊最合適的面積。之后再對時鐘單元的倍數(shù)進(jìn)行優(yōu)化。測試發(fā)現(xiàn)工具的自動優(yōu)化會極大的增加時鐘的延時與偏差,本文通過PrimeTime中的單元替換功能找出當(dāng)前工藝下保持時鐘延時基本一致的單元替換方案,使用腳本對DMA... 

【文章來源】：西安電子科技大學(xué)陜西省 211工程院校 教育部直屬院校

【文章頁數(shù)】：93 頁

【學(xué)位級別】：碩士

【部分圖文】：

納米工藝前的互連線模型

納米工藝下的互連線模型

設(shè)置完互連線使用的金屬層后完成互連線的連接。將該文件讀入 INNOVUS 中即可完成預(yù)布局。預(yù)布局效果如下圖所示。圖4.8 腳本預(yù)布局效果圖 4.8 左中為水平布局的情況，圖 4.8 右中為從右至上轉(zhuǎn)向的情況。腳本完成了中繼器單元的布局與互連線主體的連接并避開的電源地線所占據(jù)的區(qū)域。圖 4.8 左中可以看到留出了一定的空間，使工具在布線時能對腳本連接的金屬線與單元端口進(jìn)行連接。

【參考文獻(xiàn)】：
期刊論文
[1]14 nm工藝下基于CUPF的數(shù)字IC低功耗物理設(shè)計[J]. 高華,李輝.  電子技術(shù)應(yīng)用. 2017(09)
[2]基于Innovus的低功耗物理設(shè)計[J]. 戈喆,王志鴻,厲媛玥.  電子技術(shù)應(yīng)用. 2016(08)
[3]基于深亞微米工藝長互連線延遲優(yōu)化的設(shè)計方法研究[J]. 李仁發(fā),徐實(shí),趙振宇,王耀,劉暢,胡逸騉.  湖南大學(xué)學(xué)報(自然科學(xué)版). 2015(04)
[4]YHFT-XX芯片中長線延時優(yōu)化策略[J]. 詹武,劉祥遠(yuǎn),郭陽,丁艷平.  計算機(jī)工程與科學(xué). 2015(01)
[5]SoC的可靠性和低功耗協(xié)同優(yōu)化[J]. 張小林,楊根慶,張宇寧.  西南交通大學(xué)學(xué)報. 2010(02)
[6]CMOS電路中的閂鎖效應(yīng)研究[J]. 牛征.  電子與封裝. 2007(03)

博士論文
[1]多核SoC中的片上網(wǎng)絡(luò)關(guān)鍵技術(shù)研究[D]. 張慶利.哈爾濱工業(yè)大學(xué) 2008

碩士論文
[1]40納米工藝下中繼器的插入方法研究[D]. 韓笑.國防科學(xué)技術(shù)大學(xué) 2015
[2]納米級工藝VLSI芯片低功耗物理設(shè)計研究[D]. 朱仁根.杭州電子科技大學(xué) 2015
[3]基于28納米工藝的光通信芯片低功耗物理設(shè)計[D]. 沈良偉.電子科技大學(xué) 2014
[4]基于Buffer插入的互連線性能優(yōu)化[D]. 劉文盼.哈爾濱工業(yè)大學(xué) 2013
[5]65nm工藝YHFT-DX共享存儲體物理設(shè)計[D]. 王金鐘.國防科學(xué)技術(shù)大學(xué) 2013
[6]40nm工藝多端口寄存器文件的全定制設(shè)計與實(shí)現(xiàn)[D]. 劉榮華.國防科學(xué)技術(shù)大學(xué) 2013
[7]GHz DDS SOC芯片的高速低功耗物理設(shè)計[D]. 付浪.西安電子科技大學(xué) 2013
[8]高速低功耗NoC互連結(jié)構(gòu)設(shè)計研究[D]. 劉磊.西安電子科技大學(xué) 2013
[9]銅線封裝可靠性研究[D]. 葛曉歡.復(fù)旦大學(xué) 2012
[10]考慮工藝波動的納米級CMOS互連延時和串?dāng)_分析[D]. 王廣然.西安電子科技大學(xué) 2012



本文編號：3578004