模數(shù)轉(zhuǎn)換器是連接模擬世界與數(shù)字世界的紐帶,特別在當下,數(shù)字系統(tǒng)和模擬系統(tǒng)已經(jīng)覆蓋了生活的方方面面。高速移動通信、無線網(wǎng)絡(luò)以及軍事雷達等領(lǐng)域?qū)?shù)據(jù)的傳輸和處理速度要求越來越快,這對系統(tǒng)中模數(shù)轉(zhuǎn)換器的速度要求也越來越高。流水線折疊插值A(chǔ)/D轉(zhuǎn)換器繼承了快閃型A/D轉(zhuǎn)換器速度快的優(yōu)勢,突破了快閃型A/D轉(zhuǎn)換器精度上的瓶頸,成為近年來高速中等精度A/D轉(zhuǎn)換器的研究熱點。本文首先對折疊插值A(chǔ)/D轉(zhuǎn)換器的基本原理以及常用的架構(gòu)做了簡要介紹,在了解折疊插值A(chǔ)/D轉(zhuǎn)換器基本原理基礎(chǔ)上,研究并設(shè)計單通道采樣速率達到1GS/s精度為8位的折疊插值A(chǔ)/D轉(zhuǎn)換器,研究影響其速度的關(guān)鍵因素。為了達到1GS/s的高采樣速率,首先從系統(tǒng)架構(gòu)方面進行考慮:采用并聯(lián)和級聯(lián)混合的折疊結(jié)構(gòu),降低倍頻效應(yīng)對電路帶寬的影響;采用消除粗量化通道的流水線折疊插值架構(gòu),在每級折疊器之后插入采樣保持電路形成分布式采樣保持電路結(jié)構(gòu),使每級可以并行的處理信號;采用5級流水線級聯(lián)插值架構(gòu)來實現(xiàn)8位精度要求。根據(jù)構(gòu)造的折疊插值A(chǔ)/D轉(zhuǎn)換器架構(gòu)參數(shù),利用Matlab&Simulink實現(xiàn)了折疊插值A(chǔ)/D轉(zhuǎn)換器的模型建立,從功能上說明理論... 

【文章來源】：合肥工業(yè)大學安徽省 211工程院校 教育部直屬院校

【文章頁數(shù)】：92 頁

【學位級別】：碩士

【部分圖文】：

預(yù)放大器模型

圖 3.23 輸入的模擬信號Fig 3.23 Input analog signal另一端輸入固定電壓值的參考電壓，得到27對差分信號，從這27個預(yù)放取的兩對差分信號輸入到比較器量化，仿真結(jié)果如圖3.24所示，當輸入電

Fig 3.23 Input analog signal另一端輸入固定電壓值的參考電壓，得到27對差分信號，從這27個預(yù)放大器中抽取的兩對差分信號輸入到比較器量化，仿真結(jié)果如圖3.24所示，當輸入電壓等于參考電壓時產(chǎn)生過零點，即差分信號的共模點為過零點。圖 3.24 第 0 級比較器輸入信號Fig 3.24 The zero stage input signal of comparators以上是對預(yù)放大器級的理想建模，從仿真結(jié)果可以看出與理論分析的結(jié)果相同，并且預(yù)放大器對信號有了一定的放大功能，對后級比較器和折疊器的增益要求降低了，有助于增加比較器和折疊器的帶寬。（2）折疊器的建模預(yù)放大器的建模已經(jīng)產(chǎn)生了 27 個過零點，折疊器的作用就是將前面產(chǎn)生的 27個過零點折疊成為新的信號輸出。折疊器的輸出信號頻率與折疊率成正比關(guān)系，為了使倍頻效應(yīng)降到最低

【參考文獻】：
期刊論文
[1]12位800 MS/s ADC設(shè)計[J]. 張正平,徐驊,王永祿,馬莉,楊世福.  微電子學. 2014(05)
[2]A 2 GS/s 8-bit folding and interpolating ADC in 90 nm CMOS[J]. 賀文偉,孟橋,張翼,唐凱.  Journal of Semiconductors. 2014(08)
[3]一個低功耗1G-samples/s,6-bit折疊插值A(chǔ)DC芯片設(shè)計[J]. 李政,張盛,劉萌萌,楊津,林孝康.  電路與系統(tǒng)學報. 2012(01)
[4]A 10-bit 100-MS/s CMOS pipelined folding A/D converter[J]. 李曉娟,楊銀堂,朱樟明.  半導(dǎo)體學報. 2011(11)

碩士論文
[1]超高速折疊內(nèi)插模數(shù)轉(zhuǎn)換器Simulink行為級建模[D]. 王敬軒.西安電子科技大學 2015



本文編號：3523967