橫向MOS（Metal Oxide Semiconductor）器件是集成電路中的主要功率器件。橫向MOS 器件按照溝道摻雜類型又可分為 nLDMOS（n-channel Lateral Double-diffused MOS）和pLDMOS（p-channelLDMOS）。常規(guī)pLDMOS器件由于襯底和漂移區(qū)摻雜類型相同而不存在 RESURF（REduced SURface Field）效應(yīng),器件耐壓 BV（Breakdown Voltage）很低。由于作為pLDMOS器件多數(shù)載流子的空穴的遷移率較低,導(dǎo)致比導(dǎo)通阻Ron,sp（specific on-Resistance）很高。因此,常規(guī)pLDMOS器件存在著很嚴(yán)重的BV和Ron,sp之間的矛盾關(guān)系。本文主要是基于表面場降低（RESURF）和介質(zhì)場增強(qiáng)ENDIF（ENhanced DIelectric Field）技術(shù)設(shè)計(jì)了有介質(zhì)槽和無介質(zhì)槽兩種新型的pLDMOS器件,并研究其結(jié)構(gòu)特性和機(jī)理。既解決了常規(guī)pLDMOS結(jié)構(gòu)沒有RESURF效應(yīng)的問題,又緩解了器件BV和Ron,sp之間的矛盾關(guān)系。（1）提出 NBL PSOI pLDMO... 

【文章來源】：長沙理工大學(xué)湖南省

【文章頁數(shù)】：80 頁

【學(xué)位級(jí)別】：碩士

【部分圖文】：

圖１．１兩種不同的高邊驅(qū)動(dòng)方案［３］?ａ）?ＳＯＩ－ｎＬＩＧＢＴ作高邊驅(qū)動(dòng)，ｂ）?ＳＯＩ－ｐＬＤＭＯＳ作高邊驅(qū)動(dòng)??

由于襯底與漂移區(qū)摻雜不同，襯底可以輔助耗盡漂移區(qū)。這樣漂移區(qū)既有了橫向耗??盡又有了縱向耗盡，導(dǎo)致常規(guī)ｎＬＤＭＯＳ結(jié)構(gòu)自身就存在降低表面場（ＲＥＳＵＲＦ）效應(yīng)。??圖１．２ａ）給出的是當(dāng)漏源電壓Ｆｄｓ＝１〇Ｖ時(shí)，ｎ－ｄｒｉｆｔ區(qū)的耗盡情況。可以看出ｎ型漂移區(qū)??既由ｐ－ｗｅｌｌ耗盡，又由ｐ－ｓｕｂ耗盡，所以存在ＲＥＳＵＲＦ效應(yīng)。??而ｐＬＤＭＯＳ結(jié)構(gòu)是ｐ型漂移區(qū)，漂移區(qū)和襯底摻雜類型相同。對(duì)于體硅器件來講，??電流會(huì)直接從襯底流出，形成襯底漏電流。因此，本文研究的是ＳＯＩ基ｐＬＤＭＯＳ，讓??ＳＯＩ層作為ｐＬＤＭＯＳ結(jié)構(gòu)襯底與漂移區(qū)之間的隔離以防止襯底漏電流。同時(shí)，埋氧層??（ＢＯＸ層）所能承受的電場要比硅層的高，ＢＯＸ層的引入可以獲得更高的縱向耐壓。??ＳＯＩ?ｐＬＤＭＯＳ結(jié)構(gòu)的ｐ型襯底和ｐ型漂移區(qū)（ｐ－ｄｒｉｆｔ區(qū)）摻雜類型相同。而且在實(shí)際研??究中，ｐＬＤＭＯＳ源柵電極接髙電位，漏電極和襯底電極接相同的低電位。由于ｐ－ｄｒｉｆｔ??區(qū)電位高于襯底電位

??２００９年，宋慧濱等人［１３】設(shè)計(jì)了一種２００Ｖ高耐壓的ＳＯＩＰＬＤＭＯＳ結(jié)構(gòu)，如圖１．４??所示。著重分析了?ＳＯＩ?ＰＬＤＭＯＳ的５７、導(dǎo)通電阻隨Ｐｄｒｉｆｔ區(qū)的注入劑量，漏下端Ｐｂｕｆｆｅｒ??層的注入劑量等結(jié)構(gòu)參數(shù)的變化。最終在〇．８＾ｍ厚的ＢＯＸ層和１０ｐｍ厚的ＳＯＩ層基礎(chǔ)??上得到了關(guān)態(tài)耐壓－２４８Ｖ、開態(tài)導(dǎo)通電阻２．１ｘｌ〇５Ｑ＿＾ｍ的ＳＯＩＰＬＤＭＯＳ。該結(jié)構(gòu)特點(diǎn)有??兩個(gè)，其一是在ｎ型ＳＯＩ層中注入Ｐｄｒｉｆｔ區(qū)。其二是Ｐ型緩沖層的引入可以使得漂移區(qū)??內(nèi)的電場因?yàn)闈舛鹊淖兓a(chǎn)生變化，相當(dāng)于橫向變摻雜技術(shù)［１４］，可以降低表面電場峰??值。??：?：?：?：?？?：?？?：?－?＾?？?！?？?：?？?ｗｗｆａａ??撕－、ｄ?卜▲？二山二＊二…：…二；：…＾?－?？?＇?１???Ｎｈｒｔｄｙｌ?ｙ??Ｐｄｎｆｉ?Ｐｂｕ（ｒｃｒ??ＳＯＩ?Ｌａｙｅｒ??？?？？廖＊？＊？＊？＊？＊．＊？＊．＊??Ｐｓｕｂ??圖１．４高壓ＳＯＩ?ＰＬＤＭＯＳ結(jié)構(gòu)圖【１３］??２０１１年，吳麗娟等人［ｌ５］設(shè)計(jì)了帶有ｎ＋島（ＮＣＩ）的ＳＯＩｐＬＤＭＯＳ新結(jié)構(gòu)，如圖１．５??所示。此結(jié)構(gòu)的特點(diǎn)是在ＢＯＸ層（Ｓｉ０２）的上界面設(shè)置了等間距的高摻雜濃度ｎ＋區(qū)域。??高摻雜濃度的ｎ＋區(qū)可以輔助耗盡ｐ－ｄｒｉｆｔ區(qū)域。同時(shí)可以增加ｐ－ｄｒｉｆｔ區(qū)的濃度，開態(tài)時(shí)??的及。＾得到降低。而關(guān)態(tài)時(shí)，漏電極和襯底電極接負(fù)電壓（Ｖｄ）且源電極和柵電極接??地。等間距ｎ＋島的空隙內(nèi)積累大量空穴，且１１＋島內(nèi)耗盡區(qū)域存在大量不能移動(dòng)的電離??施主離子

【參考文獻(xiàn)】：
期刊論文
[1]一種具有部分高k介質(zhì)埋層的SOI場pLDMOS器件[J]. 梁濤,楊文,何逸濤,陳鋼,喬明,張波.  微電子學(xué). 2017(01)
[2]A novel P-channel SOI LDMOS structure with non-depletion potential-clamped layer[J]. 李威,鄭直,汪志剛,李平,付曉君,何崢嶸,劉凡,楊豐,向凡,劉倫才.  Chinese Physics B. 2017(01)
[3]一款600V VDMOS終端結(jié)構(gòu)的設(shè)計(jì)[J]. 胡玉松,馮全源,陳曉培.  微電子學(xué)與計(jì)算機(jī). 2014(06)
[4]A high voltage SOI pLDMOS with a partial interface equipotential floating buried layer[J]. 吳麗娟,章文通,張波,李肇基.  Journal of Semiconductors. 2013(07)
[5]200V高壓SOI PLDMOS研究[J]. 宋慧濱,李維聰,錢欽松.  電子器件. 2009(05)
[6]高壓SOI器件介質(zhì)場增強(qiáng)[J]. 李肇基,張波,羅小蓉,胡盛東.  電力電子技術(shù). 2008(12)
[7]高壓PLDMOS器件的優(yōu)化設(shè)計(jì)[J]. 肖金玉.  電子與封裝. 2007(01)
[8]階梯分布埋氧層固定電荷SOI高壓器件新結(jié)構(gòu)和耐壓模型[J]. 郭宇鋒,李肇基,張波,方健.  半導(dǎo)體學(xué)報(bào). 2004(12)

博士論文
[1]薄層SOI高壓LDMOS器件模型與特性研究[D]. 王卓.電子科技大學(xué) 2015
[2]高壓SOI-pLDMOS器件可靠性機(jī)理及模型研究[D]. 劉斯揚(yáng).東南大學(xué) 2015
[3]高壓SOI器件耐壓模型與槽型新結(jié)構(gòu)[D]. 胡夏融.電子科技大學(xué) 2013
[4]SOI功率器件的新結(jié)構(gòu)研究[D]. 鄭直.電子科技大學(xué) 2013
[5]電荷型高壓SOI器件模型與新結(jié)構(gòu)[D]. 吳麗娟.電子科技大學(xué) 2011
[6]基于介質(zhì)電場增強(qiáng)理論的SOI橫向高壓器件與耐壓模型[D]. 羅小蓉.電子科技大學(xué) 2007
[7]橫向高壓器件電場調(diào)制效應(yīng)及新器件研究[D]. 段寶興.電子科技大學(xué) 2007
[8]SOI橫向高壓器件耐壓模型和新器件結(jié)構(gòu)研究[D]. 郭宇鋒.電子科技大學(xué) 2005

碩士論文
[1]超低比導(dǎo)的新型場板LDMOS研究與實(shí)現(xiàn)[D]. 譚橋.電子科技大學(xué) 2016
[2]薄層SOI pLDMOS器件擊穿機(jī)理研究[D]. 黃健文.電子科技大學(xué) 2014
[3]采用SJ技術(shù)實(shí)現(xiàn)的OPTVLD-LDMOS的一些特性[D]. 徐英雪.電子科技大學(xué) 2013



本文編號(hào)：3517516