JESD204B發(fā)送端高速串行接口在ASIC中的設計與實現(xiàn)
發(fā)布時間：2021-11-21 00:24
隨著通信技術的飛速發(fā)展,模數轉換芯片（ADC）和數模轉換芯片（DAC）作為數字世界和模擬世界的橋梁,需求日益提高,芯片采樣速率已經從過去的MS/s發(fā)展至GS/s,同時采樣精度也從原來的6bits、8bits提升到了 10bits以上。更高的采樣頻率和更高精度的分辨率對芯片的傳輸速度要求更高,以往常用的LVDS（Low-Voltage Differential Signaling,低壓差分信號）并行傳輸接口已經無法滿足需求。原因在于LVDS接口最高傳輸速率為1.25Gbps,不能滿足高速數據傳輸的要求;而且采用LVDS接口需要占用大量的芯片管腳和布線資源,容易產生串擾導致誤碼,同時也不利于芯片小型化的實現(xiàn)。為了滿足高速數據傳輸的需求,JEDEC組織推出了專用于高速串行數據傳輸的JESD204B接口技術,JESD204B高速串行輸出接口技術可以支持每個鏈路通道最高以12.5Gbps的速率進行數據傳輸,且支持確定性延遲功能,在國外受到了廣泛關注。目前,國內對于JESD204B接口技術的研究仍處于起步階段,且大多數處于基于FPGA（Field Programmable Gate Array,可...
【文章來源】：中國科學院大學(中國科學院大學人工智能學院)北京市
【文章頁數】：87 頁
【學位級別】：碩士
【部分圖文】：
圖２．１ＪＥＳＤ２０４Ｂ控制方式??
圖２．２?ＪＥＳＤ２０４Ｂ整體結構??
?Ｊ［〇ｕｐｔＮＧ＾ＩｅＮＧｓ?ｃｏｎｔａｉｎ?Ｎ＾ｉｆｓ．＿?＿?ｊ＾ｉ??；?ｊ?????Ｉ????????????．?，ｎ?Ｏｃｔｅｔ?Ｉ?￣Ｏｃｔｅｔ?Ｉ?Ｌ?．?．?．?Ｊ?Ｏｃｔｅｔ?Ｏｃｔｅｔ?Ｏｃｔｅｔ??Ｏｃｔｅｔ０?ＮＶ４－１?Ｆ－１??Ｏｃｔｅｔｓ－－－〇．＋１）ｘＦ１?（Ｌ－１?）？Ｆ?＊?一?Ｌ？Ｆ－１??ｊ?｜?????＇??ｊ??Ｌａｎｅ?０???Ｌａｎｅ?ｊ???Ｌａｎｅ?Ｌ－１??圖２．３傳輸層組幀方式??Ｆｉｇ．?２．３?ｇｒｏｕｐ?ｆｒａｍｅ?ｍｏｄｅ?ｉｎ?Ｔｒａｎｓｐｏｒｔ?ｌａｙｅｒ??對于傳輸層數據組幀的方式，ＪＥＳＤ２０４Ｂ標準主要根據一些參數的設定來決??９??
【參考文獻】：
期刊論文
[1]基于JESD204B協(xié)議支持大/小端模式的加擾器[J]. 姚佳,蒲杰,何基,吳燕青. 微電子學. 2019(05)
[2]基于JESD204B的高速波形產生FMC子板設計[J]. 陳照. 電子測試. 2019(18)
[3]基于JESD204B協(xié)議的并行加解擾電路[J]. 金東強,萬書芹,陶建中,盛煒. 微電子學. 2019(04)
[4]FPGA芯片設計及其應用[J]. 趙志強. 電子技術與軟件工程. 2018(21)
[5]基于JESD204B的高速串行數據收發(fā)接口設計[J]. 徐鳳萍,龔至誠,王巍. 指揮控制與仿真. 2018(05)
[6]A four-channel time-interleaved 30-GS/s 6-bit ADC in 0.18 μm SiGe BiCMOS technology[J]. Xiaoge ZHU,Danyu WU,Lei ZHOU,Yinkun HUANG,Jin WU,Xinyu LIU. Science China（Information Sciences）. 2017(12)
[7]采用并行8b/10b編碼的JESD204B接口發(fā)送端電路設計[J]. 李長慶,程軍,李梁,龔燎. 微電子學與計算機. 2017(08)
[8]JESD204B協(xié)議中發(fā)送端同步電路設計與實現(xiàn)[J]. 歐陽靖,姚亞峰,霍興華,譚宇. 電子器件. 2017(01)
[9]了解JESD204B規(guī)范的各層——從高速ADC的角度出發(fā)[J]. Jonathan Harris. 中國電子商情(基礎電子). 2016(06)
[10]JESD204B接口協(xié)議中的8B10B編碼器設計[J]. 霍興華,姚亞峰,賈茜茜,劉建. 電子器件. 2015(05)
博士論文
[1]多通道時間交織模數轉換器的校正與集成電路實現(xiàn)方法研究[D]. 葉凡.復旦大學 2010
碩士論文
[1]JESD204B高速串行接口的模塊設計[D]. 井鋼.西安電子科技大學 2019
[2]基于JESD204B協(xié)議的高速串行接收機控制器的數字電路設計與實現(xiàn)[D]. 陳卓.重慶大學 2018
[3]JESD204B接口的研究與實現(xiàn)[D]. 趙佳.西安電子科技大學 2017
[4]基于FMC的高清視頻壓縮編碼系統(tǒng)的設計與實現(xiàn)[D]. 李鵬展.西安電子科技大學 2017
本文編號：3508387
【文章來源】：中國科學院大學(中國科學院大學人工智能學院)北京市
【文章頁數】：87 頁
【學位級別】：碩士
【部分圖文】：
圖２．１ＪＥＳＤ２０４Ｂ控制方式??
圖２．２?ＪＥＳＤ２０４Ｂ整體結構??
?Ｊ［〇ｕｐｔＮＧ＾ＩｅＮＧｓ?ｃｏｎｔａｉｎ?Ｎ＾ｉｆｓ．＿?＿?ｊ＾ｉ??；?ｊ?????Ｉ????????????．?，ｎ?Ｏｃｔｅｔ?Ｉ?￣Ｏｃｔｅｔ?Ｉ?Ｌ?．?．?．?Ｊ?Ｏｃｔｅｔ?Ｏｃｔｅｔ?Ｏｃｔｅｔ??Ｏｃｔｅｔ０?ＮＶ４－１?Ｆ－１??Ｏｃｔｅｔｓ－－－〇．＋１）ｘＦ１?（Ｌ－１?）？Ｆ?＊?一?Ｌ？Ｆ－１??ｊ?｜?????＇??ｊ??Ｌａｎｅ?０???Ｌａｎｅ?ｊ???Ｌａｎｅ?Ｌ－１??圖２．３傳輸層組幀方式??Ｆｉｇ．?２．３?ｇｒｏｕｐ?ｆｒａｍｅ?ｍｏｄｅ?ｉｎ?Ｔｒａｎｓｐｏｒｔ?ｌａｙｅｒ??對于傳輸層數據組幀的方式，ＪＥＳＤ２０４Ｂ標準主要根據一些參數的設定來決??９??
【參考文獻】：
期刊論文
[1]基于JESD204B協(xié)議支持大/小端模式的加擾器[J]. 姚佳,蒲杰,何基,吳燕青. 微電子學. 2019(05)
[2]基于JESD204B的高速波形產生FMC子板設計[J]. 陳照. 電子測試. 2019(18)
[3]基于JESD204B協(xié)議的并行加解擾電路[J]. 金東強,萬書芹,陶建中,盛煒. 微電子學. 2019(04)
[4]FPGA芯片設計及其應用[J]. 趙志強. 電子技術與軟件工程. 2018(21)
[5]基于JESD204B的高速串行數據收發(fā)接口設計[J]. 徐鳳萍,龔至誠,王巍. 指揮控制與仿真. 2018(05)
[6]A four-channel time-interleaved 30-GS/s 6-bit ADC in 0.18 μm SiGe BiCMOS technology[J]. Xiaoge ZHU,Danyu WU,Lei ZHOU,Yinkun HUANG,Jin WU,Xinyu LIU. Science China（Information Sciences）. 2017(12)
[7]采用并行8b/10b編碼的JESD204B接口發(fā)送端電路設計[J]. 李長慶,程軍,李梁,龔燎. 微電子學與計算機. 2017(08)
[8]JESD204B協(xié)議中發(fā)送端同步電路設計與實現(xiàn)[J]. 歐陽靖,姚亞峰,霍興華,譚宇. 電子器件. 2017(01)
[9]了解JESD204B規(guī)范的各層——從高速ADC的角度出發(fā)[J]. Jonathan Harris. 中國電子商情(基礎電子). 2016(06)
[10]JESD204B接口協(xié)議中的8B10B編碼器設計[J]. 霍興華,姚亞峰,賈茜茜,劉建. 電子器件. 2015(05)
博士論文
[1]多通道時間交織模數轉換器的校正與集成電路實現(xiàn)方法研究[D]. 葉凡.復旦大學 2010
碩士論文
[1]JESD204B高速串行接口的模塊設計[D]. 井鋼.西安電子科技大學 2019
[2]基于JESD204B協(xié)議的高速串行接收機控制器的數字電路設計與實現(xiàn)[D]. 陳卓.重慶大學 2018
[3]JESD204B接口的研究與實現(xiàn)[D]. 趙佳.西安電子科技大學 2017
[4]基于FMC的高清視頻壓縮編碼系統(tǒng)的設計與實現(xiàn)[D]. 李鵬展.西安電子科技大學 2017
本文編號：3508387
本文鏈接：http://sikaile.net/kejilunwen/dianzigongchenglunwen/3508387.html
