鎖相環(huán)（PLL）和延時(shí)鎖相環(huán)（DLL）采用的都是鎖相技術(shù),常用在時(shí)鐘產(chǎn)生電路中。尤其是對時(shí)鐘信號要求高的電路中,PLL或DLL是不可缺少的。DLL有PLL無法比擬的優(yōu)點(diǎn),尤其是DLL具有穩(wěn)定性好、低抖動、快鎖定。如今對于鎖相環(huán)的設(shè)計(jì),更側(cè)重于高頻率、高性能、低抖動、低功耗等性能方面的改良。基于壓控延遲線的延時(shí)鎖相環(huán),因?yàn)槠淞己玫男阅芤矀涫荜P(guān)注,它不僅可以實(shí)現(xiàn)將輸出時(shí)鐘信號與輸入時(shí)鐘信號相位等分,而且可以實(shí)現(xiàn)倍頻輸出,從而滿足芯片內(nèi)對不同時(shí)鐘的需求。本論文主要是基于某公司0.13μm工藝設(shè)計(jì)了一種基于延時(shí)鎖相環(huán)的時(shí)鐘產(chǎn)生電路。延時(shí)鎖相環(huán)主要由五個模塊構(gòu)成,分別是鑒頻鑒相器、電荷泵、低通濾波器、壓控延時(shí)線以及倍頻電路。其中鑒頻鑒相器PFD采用基于D觸發(fā)器的新型結(jié)構(gòu),除了可以有效的防止死區(qū)的產(chǎn)生,還可使首先進(jìn)入鑒頻鑒相器PFD的輸入時(shí)鐘為反饋時(shí)鐘,省去了參考時(shí)鐘提前于反饋時(shí)鐘的相位差比較過程,從而使鑒頻鑒相器PFD鑒相變得簡單不復(fù)雜;其中電荷泵CP除了有抗電荷注入效應(yīng)和電荷共享效應(yīng)的特點(diǎn)外,還增加了比較器結(jié)構(gòu),用來比較經(jīng)過低通濾波器的輸出電壓值與標(biāo)準(zhǔn)電壓的大小,比較器的結(jié)果控制選擇電荷泵電流... 

【文章來源】：吉林大學(xué)吉林省 211工程院校 985工程院校 教育部直屬院校

【文章頁數(shù)】：61 頁

【學(xué)位級別】：碩士

【部分圖文】：

空間站相位同步應(yīng)用

第1章緒論2加、減、乘、除運(yùn)算，進(jìn)而獲得所需要的同步時(shí)鐘信號。該應(yīng)用主要在通訊、雷達(dá)、導(dǎo)航等領(lǐng)域有廣泛的應(yīng)用[2]，圖1.2、1.3為頻率合成的應(yīng)用圖。圖1.2衛(wèi)星頻率合成應(yīng)用圖1.3火箭頻率合成應(yīng)用鎖相環(huán)技術(shù)從理論到應(yīng)用、再到日趨成熟也經(jīng)歷了很多年的時(shí)間積累，前人為我們留下了可追溯的成就，我們只需站在“巨人”的肩膀上繼續(xù)探索前行。科技的變化日新月異，但總體趨勢都是向著全集成、低功耗、高穩(wěn)定性方向發(fā)展。如今對于鎖相環(huán)的設(shè)計(jì)，更側(cè)重于高頻率、高性能、低抖動、低功耗等性能方面的優(yōu)化�；趬嚎匮訒r(shí)線的延時(shí)鎖相環(huán),因其良好的性能也備受關(guān)注,它不僅可以實(shí)現(xiàn)將輸出時(shí)鐘信號與輸入時(shí)鐘信號相位等分,而且可以實(shí)現(xiàn)倍頻輸出。延時(shí)鎖相環(huán)有多相位輸出、無條件穩(wěn)定、抖動低、鎖定速度快等優(yōu)點(diǎn)[3，4]，這是鎖相環(huán)無法比擬的。所以對于延時(shí)鎖相環(huán)的進(jìn)一步研究是必要的。1.2鎖相環(huán)的發(fā)展歷程延時(shí)鎖相環(huán)可以說是鎖相環(huán)發(fā)展的產(chǎn)物。17世紀(jì)初期，Huygens物理學(xué)家就最先提出了“同步振蕩器”的概念[5]，由于當(dāng)時(shí)集成電路方面的發(fā)展并不成熟，導(dǎo)致科學(xué)界并不重視提出的這個概念。經(jīng)過幾百年的沉淀，終于有科學(xué)家也踏上了“同步振蕩器”這方面的細(xì)致研究。在1947年，鎖相技術(shù)第一次在生活中得到應(yīng)用[6]；五十年代，隨著航空航天領(lǐng)域的發(fā)展，再一次將鎖相環(huán)技術(shù)推向新的高潮，有科學(xué)家發(fā)表了包含有關(guān)鎖相環(huán)理論分析的文章，該文章的發(fā)表，為后續(xù)鎖相環(huán)的進(jìn)一步發(fā)展奠定了基石；六十年代，模擬鎖相環(huán)技術(shù)已經(jīng)在很多方面得到了應(yīng)用[7]，而且鎖相環(huán)的原理也被引用到各個學(xué)科；到七十年代，鎖相技術(shù)相對已經(jīng)成熟，并開始商用。國內(nèi)的集成電路水平雖然有所提高，但與國外對比，仍落后數(shù)十年以上�，F(xiàn)在核心的鎖相環(huán)技術(shù)，均掌握在國外的一些國際集成電?

第1章緒論2加、減、乘、除運(yùn)算，進(jìn)而獲得所需要的同步時(shí)鐘信號。該應(yīng)用主要在通訊、雷達(dá)、導(dǎo)航等領(lǐng)域有廣泛的應(yīng)用[2]，圖1.2、1.3為頻率合成的應(yīng)用圖。圖1.2衛(wèi)星頻率合成應(yīng)用圖1.3火箭頻率合成應(yīng)用鎖相環(huán)技術(shù)從理論到應(yīng)用、再到日趨成熟也經(jīng)歷了很多年的時(shí)間積累，前人為我們留下了可追溯的成就，我們只需站在“巨人”的肩膀上繼續(xù)探索前行。科技的變化日新月異，但總體趨勢都是向著全集成、低功耗、高穩(wěn)定性方向發(fā)展。如今對于鎖相環(huán)的設(shè)計(jì)，更側(cè)重于高頻率、高性能、低抖動、低功耗等性能方面的優(yōu)化。基于壓控延時(shí)線的延時(shí)鎖相環(huán),因其良好的性能也備受關(guān)注,它不僅可以實(shí)現(xiàn)將輸出時(shí)鐘信號與輸入時(shí)鐘信號相位等分,而且可以實(shí)現(xiàn)倍頻輸出。延時(shí)鎖相環(huán)有多相位輸出、無條件穩(wěn)定、抖動低、鎖定速度快等優(yōu)點(diǎn)[3，4]，這是鎖相環(huán)無法比擬的。所以對于延時(shí)鎖相環(huán)的進(jìn)一步研究是必要的。1.2鎖相環(huán)的發(fā)展歷程延時(shí)鎖相環(huán)可以說是鎖相環(huán)發(fā)展的產(chǎn)物。17世紀(jì)初期，Huygens物理學(xué)家就最先提出了“同步振蕩器”的概念[5]，由于當(dāng)時(shí)集成電路方面的發(fā)展并不成熟，導(dǎo)致科學(xué)界并不重視提出的這個概念。經(jīng)過幾百年的沉淀，終于有科學(xué)家也踏上了“同步振蕩器”這方面的細(xì)致研究。在1947年，鎖相技術(shù)第一次在生活中得到應(yīng)用[6]；五十年代，隨著航空航天領(lǐng)域的發(fā)展，再一次將鎖相環(huán)技術(shù)推向新的高潮，有科學(xué)家發(fā)表了包含有關(guān)鎖相環(huán)理論分析的文章，該文章的發(fā)表，為后續(xù)鎖相環(huán)的進(jìn)一步發(fā)展奠定了基石；六十年代，模擬鎖相環(huán)技術(shù)已經(jīng)在很多方面得到了應(yīng)用[7]，而且鎖相環(huán)的原理也被引用到各個學(xué)科；到七十年代，鎖相技術(shù)相對已經(jīng)成熟，并開始商用。國內(nèi)的集成電路水平雖然有所提高，但與國外對比，仍落后數(shù)十年以上�，F(xiàn)在核心的鎖相環(huán)技術(shù)，均掌握在國外的一些國際集成電?

【參考文獻(xiàn)】：
期刊論文
[1]基于PLL的VSG并網(wǎng)控制研究[J]. 楊洋,丁樹業(yè),徐崢嶸,楊旭,王順.  南京師范大學(xué)學(xué)報(bào)(工程技術(shù)版). 2020(01)
[2]基于DLL的3.5 GHz時(shí)鐘校準(zhǔn)電路設(shè)計(jì)[J]. 楊俊浩,楊霄壘,張濤,蘇小波,周駿.  電子與封裝. 2019(12)
[3]一種低功耗快速鎖定簡易鎖相式頻率合成器[J]. 李琦,李勇兵,翟江輝,李海鷗,肖功利,張法碧,陳永和,傅濤.  微電子學(xué). 2018(06)
[4]二階有源低通濾波器設(shè)計(jì)研究[J]. 陳希.  信息通信. 2018(12)
[5]一種LC低通濾波器設(shè)計(jì)方法研究[J]. 許友坤,高峯,張揚(yáng),李睿.  電子世界. 2018(23)
[6]光子集成芯片設(shè)計(jì)軟件和工藝設(shè)計(jì)工具包[J]. Twan Korthorst,Remco Stoffer,Arjen Bakker,王博文,王杰.  集成電路應(yīng)用. 2016(08)
[7]一種低相位噪聲鎖相環(huán)頻率合成器的設(shè)計(jì)[J]. 李通,陳志銘,桂小琰.  微電子學(xué). 2015(04)
[8]CMOS模擬集成電路版圖設(shè)計(jì)[J]. 解放,羅闖.  微處理機(jī). 2012(03)
[9]鎖相環(huán)中電荷泵的分析與設(shè)計(jì)[J]. 馬辰光,馮軍.  固體電子學(xué)研究與進(jìn)展. 2010(01)
[10]鎖相環(huán)技術(shù)綜述[J]. 魏建瑋,張迎雪.  科技信息(學(xué)術(shù)研究). 2008(36)

碩士論文
[1]基于環(huán)形振蕩器的電荷泵鎖相環(huán)研究與設(shè)計(jì)[D]. 朱斌超.東南大學(xué) 2018
[2]模擬延時(shí)單元集成電路設(shè)計(jì)[D]. 曹裕榮.東南大學(xué) 2016
[3]低抖動延遲鎖相環(huán)的研究[D]. 李靜.電子科技大學(xué) 2014
[4]快速鎖定的CMOS電荷泵鎖相環(huán)的研究[D]. 顧銀銀.南京理工大學(xué) 2014
[5]基于DLL的時(shí)鐘產(chǎn)生器設(shè)計(jì)[D]. 曹令今.吉林大學(xué) 2013
[6]基于DLL的多相位時(shí)鐘產(chǎn)生器的設(shè)計(jì)[D]. 陳中盟.華南理工大學(xué) 2010
[7]基于噪聲分析的電荷泵鎖相環(huán)設(shè)計(jì)[D]. 趙春.電子科技大學(xué) 2002



本文編號：3507702