基于RFSOC系統(tǒng)的頻率合成器的研究
發(fā)布時間：2021-11-15 03:03
PLL作為頻率合成器（FS）被廣泛的應用于數(shù)字電路和模擬電路中。隨著電子技術的不斷發(fā)展,數(shù)字電路中的主頻已經(jīng)遠遠超越百兆赫茲,隨便一個手機內核的計算主頻都在1.5GHz以上。在模擬通信中,高頻率的載波更是不可避免。雖然晶體振蕩器（crystal oscillator）能夠產生高相位噪聲的頻率信號,但是其頻率很難達到吉赫茲級別,而且頻率越高,晶體的不一致性也越嚴重,所以現(xiàn)在吉赫茲的頻率通常是用一個高質量的低頻時鐘和一個頻率合成電路產生。低頻信號通常由高質量的DCXO、TCXO等晶體振蕩器產生,然后用一個壓控振蕩器（VCO）等電路組成的鎖相環(huán)系統(tǒng)產生高頻率時鐘或者載波信號。本文以5.8GHz電子不停車收費系統(tǒng)（ETCs）為背景,提供一個5.76 GHz的PLL頻率合成器的設計。文章主要針對PLL技術中的如下幾點進行討論:1.低參考毛刺和相位噪聲:本文分析了PLL的環(huán)路工作原理,然后提出了利用降低電荷泵的失配電流、控制PFD的復位延遲時間、并使用一個較小的KVCO來降低PLL的時鐘毛刺和相位噪聲的方法。2.小數(shù)分頻器的實現(xiàn):為滿足ETC系統(tǒng)需要,本...
【文章來源】：天津理工大學天津市
【文章頁數(shù)】：70 頁
【學位級別】：碩士
【部分圖文】：
(A)VCO自由振蕩頻譜測試(B)PLL鎖定之后的頻譜測試
(b)圖 4-2 (a) 2 分頻仿真結果 (b)3 分頻仿真結果如圖 4-2(a)和(b)分別是分頻系數(shù)為 2 和 3 時的仿真圖。對于低速度的分頻器而一般的觸發(fā)器就能夠達到要求，但是隨著頻率的升高，很可能在前級的分頻中出，所以本設計在第一級分頻器中使用了 TSPC 結構的 D 觸發(fā)器，如圖 4-3 所示。VDDCLKD1D2Q1Qn
2/3_TSPCFIFOMOMIP0VDDDIV2/3FI FOMOMIP1DIV2/3FI FOMOMIP2DIV2/3FI FOMOMIP3DIV2/3FI FOMOMIP4圖 4-4 多模分頻器(32~64)的結構圖 4-4 是本設計的多模分頻器，由 5 個 2/3 分頻系數(shù)的分頻器組成,第一級采用 TSPC結構的 D 觸發(fā)器構成的 2/3 分頻器組成，其余的都是普通結構的 D 觸發(fā)器。其中 INP是時鐘輸入端，F(xiàn)RE_32M 是分頻器的輸出，P0~P4 是分頻器控制端口。當 P0~P4=00000時，分頻器的分頻系數(shù)時 32，公式 4-1 是分頻系數(shù)和 P0~P4 的關系。4iDIV ii =0N = 32 + (P 2 )(4-1)所以，當 P0~P4=00101 時，分頻系數(shù)應該是 52，如圖 4-5 所示是對應的仿真圖。
【參考文獻】：
期刊論文
[1]一種寬帶頻率綜合器快速自動頻率校準技術[J]. 謝靖,陳侃松,王德志,蔣碧波. 微電子學. 2015(06)
[2]一種高性能鑒頻鑒相器的設計[J]. 呂蔭學,劉夢新,羅家俊,葉甜春. 半導體技術. 2012(07)
[3]鎖相環(huán)相位噪聲的研究與仿真[J]. 楊沛,張磊,王平連,李緒志. 電子測量技術. 2009(04)
[4]現(xiàn)代頻率合成技術的研究進展[J]. 楊檍,鮑景富. 電訊技術. 2007(02)
[5]電感電容壓控振蕩器調諧曲線的時域分析[J]. 唐長文,何捷,菅洪彥,張海青,閔昊. 電子學報. 2005(08)
[6]片上系統(tǒng)的設計技術及其研究進展[J]. 慈艷柯,陳秀英,吳孫桃,郭東輝. 半導體技術. 2001(07)
博士論文
[1]基于CMOS工藝的射頻毫米波鎖相環(huán)集成電路關鍵技術研究[D]. 劉法恩.東南大學 2015
碩士論文
[1]鎖相環(huán)頻率合成器系統(tǒng)級設計研究[D]. 劉偉忠.電子科技大學 2016
[2]小數(shù)分頻器的研究與設計[D]. 詹海挺.杭州電子科技大學 2012
[3]應用于無線通信多模接收機的頻率綜合器的研究與設計[D]. 黃德平.復旦大學 2010
[4]鎖相環(huán)頻率合成器中的多模分頻器設計[D]. 宋陽.天津大學 2010
[5]一種電荷泵鎖相環(huán)頻率合成器的設計與研究[D]. 黃召軍.江南大學 2009
[6]一種2.4 GHz Delta-Sigma小數(shù)型頻率合成器的研究[D]. 蘭金保.哈爾濱工業(yè)大學 2009
[7]基于DDS的任意波形發(fā)生器設計與實現(xiàn)[D]. 胡力堅.西安電子科技大學 2009
[8]ΔΣ小數(shù)頻率合成器中的小數(shù)分頻器設計[D]. 周永奇.天津大學 2008
[9]電荷泵鎖相環(huán)的基礎研究[D]. 陳文煥.電子科技大學 2005
本文編號：3495897
【文章來源】：天津理工大學天津市
【文章頁數(shù)】：70 頁
【學位級別】：碩士
【部分圖文】：
(A)VCO自由振蕩頻譜測試(B)PLL鎖定之后的頻譜測試
(b)圖 4-2 (a) 2 分頻仿真結果 (b)3 分頻仿真結果如圖 4-2(a)和(b)分別是分頻系數(shù)為 2 和 3 時的仿真圖。對于低速度的分頻器而一般的觸發(fā)器就能夠達到要求，但是隨著頻率的升高，很可能在前級的分頻中出，所以本設計在第一級分頻器中使用了 TSPC 結構的 D 觸發(fā)器，如圖 4-3 所示。VDDCLKD1D2Q1Qn
2/3_TSPCFIFOMOMIP0VDDDIV2/3FI FOMOMIP1DIV2/3FI FOMOMIP2DIV2/3FI FOMOMIP3DIV2/3FI FOMOMIP4圖 4-4 多模分頻器(32~64)的結構圖 4-4 是本設計的多模分頻器，由 5 個 2/3 分頻系數(shù)的分頻器組成,第一級采用 TSPC結構的 D 觸發(fā)器構成的 2/3 分頻器組成，其余的都是普通結構的 D 觸發(fā)器。其中 INP是時鐘輸入端，F(xiàn)RE_32M 是分頻器的輸出，P0~P4 是分頻器控制端口。當 P0~P4=00000時，分頻器的分頻系數(shù)時 32，公式 4-1 是分頻系數(shù)和 P0~P4 的關系。4iDIV ii =0N = 32 + (P 2 )(4-1)所以，當 P0~P4=00101 時，分頻系數(shù)應該是 52，如圖 4-5 所示是對應的仿真圖。
【參考文獻】：
期刊論文
[1]一種寬帶頻率綜合器快速自動頻率校準技術[J]. 謝靖,陳侃松,王德志,蔣碧波. 微電子學. 2015(06)
[2]一種高性能鑒頻鑒相器的設計[J]. 呂蔭學,劉夢新,羅家俊,葉甜春. 半導體技術. 2012(07)
[3]鎖相環(huán)相位噪聲的研究與仿真[J]. 楊沛,張磊,王平連,李緒志. 電子測量技術. 2009(04)
[4]現(xiàn)代頻率合成技術的研究進展[J]. 楊檍,鮑景富. 電訊技術. 2007(02)
[5]電感電容壓控振蕩器調諧曲線的時域分析[J]. 唐長文,何捷,菅洪彥,張海青,閔昊. 電子學報. 2005(08)
[6]片上系統(tǒng)的設計技術及其研究進展[J]. 慈艷柯,陳秀英,吳孫桃,郭東輝. 半導體技術. 2001(07)
博士論文
[1]基于CMOS工藝的射頻毫米波鎖相環(huán)集成電路關鍵技術研究[D]. 劉法恩.東南大學 2015
碩士論文
[1]鎖相環(huán)頻率合成器系統(tǒng)級設計研究[D]. 劉偉忠.電子科技大學 2016
[2]小數(shù)分頻器的研究與設計[D]. 詹海挺.杭州電子科技大學 2012
[3]應用于無線通信多模接收機的頻率綜合器的研究與設計[D]. 黃德平.復旦大學 2010
[4]鎖相環(huán)頻率合成器中的多模分頻器設計[D]. 宋陽.天津大學 2010
[5]一種電荷泵鎖相環(huán)頻率合成器的設計與研究[D]. 黃召軍.江南大學 2009
[6]一種2.4 GHz Delta-Sigma小數(shù)型頻率合成器的研究[D]. 蘭金保.哈爾濱工業(yè)大學 2009
[7]基于DDS的任意波形發(fā)生器設計與實現(xiàn)[D]. 胡力堅.西安電子科技大學 2009
[8]ΔΣ小數(shù)頻率合成器中的小數(shù)分頻器設計[D]. 周永奇.天津大學 2008
[9]電荷泵鎖相環(huán)的基礎研究[D]. 陳文煥.電子科技大學 2005
本文編號：3495897
本文鏈接：http://sikaile.net/kejilunwen/dianzigongchenglunwen/3495897.html
教材專著
