基于向量排序法的數(shù)字集成電路功耗測(cè)試仿真
發(fā)布時(shí)間：2021-11-11 08:20
傳統(tǒng)數(shù)字電路功耗測(cè)試方法存在結(jié)果誤差大、耗時(shí)長(zhǎng)的問(wèn)題,提出基于向量排序法的數(shù)字集成電路功耗測(cè)試方法。方法深入研究了數(shù)字集成電路布爾值及逆變器的動(dòng)、靜態(tài)功耗,獲取每個(gè)邏輯門由于狀態(tài)變化而產(chǎn)生充放電所消耗功率的功耗模型,通過(guò)內(nèi)部與各輸入口的相互影響確定其參數(shù)。根據(jù)相應(yīng)的漢密爾頓圖優(yōu)化向量排序法,最后實(shí)現(xiàn)對(duì)該電路的功耗測(cè)試。設(shè)計(jì)基于ISCA系列電路的仿真,實(shí)驗(yàn)驗(yàn)證了所提方法的功耗測(cè)試具有有效性,且測(cè)試結(jié)果精準(zhǔn)度較高,耗時(shí)更短。
【文章來(lái)源】：計(jì)算機(jī)仿真. 2020,37(09)北大核心
【文章頁(yè)數(shù)】：5 頁(yè)
【部分圖文】：
CMOS逆變器示意圖
根據(jù)圖2發(fā)現(xiàn),CMOS逆變器的基本工作電流為:若逆變器輸入發(fā)生上跳變[5],那么T1管從開(kāi)變關(guān),T2管從關(guān)變開(kāi),逆變器輸出信號(hào)vo從高變低,且負(fù)載電容CL利用T2管實(shí)施放電;反之,若逆變器輸入發(fā)生下跳變,那么結(jié)果相反,且電源Vdd利用T1管實(shí)施負(fù)載電容器CL的充電。當(dāng)輸入信號(hào)狀況平穩(wěn),CMOS逆變器T1管和T2管的狀況是相對(duì),且電流是0;只有在輸入信號(hào)的改變狀況下,充、放電流才會(huì)發(fā)生。由于CMOS電路的功耗相當(dāng)于單個(gè)CMOS晶體管的功耗均值與CMOS晶體管數(shù)量的乘積,但因?yàn)楣に嚨母倪M(jìn),單個(gè)CMOS晶體管的功耗均值降幅比CMOS晶體管的增幅要小很多,使得CMOS功耗有所提高,阻礙了其進(jìn)一步發(fā)展。
C17電路構(gòu)造如圖3所示,其由5個(gè)輸入口和6個(gè)NAND門組成。6個(gè)門的狀態(tài)會(huì)受a輸入的影響,也就是說(shuō)a輸入的改變可引起最多6個(gè)門的狀態(tài)改變。反之,c和f的變化最多僅能引起兩門的狀態(tài)改變�？梢钥闯�,電路構(gòu)造與功耗密切相關(guān)。比如電路C17內(nèi)1號(hào)NAND[8]門,如果在已知測(cè)試集合內(nèi)的兩個(gè)測(cè)試向量里將a值設(shè)定成0,則c的改變對(duì)g的狀態(tài)并不會(huì)產(chǎn)生任何影響;反之,如果將a值設(shè)定成1,那么c的改變必然會(huì)對(duì)g的狀態(tài)產(chǎn)生影響。因此,測(cè)試集合內(nèi)每個(gè)輸入值的設(shè)定會(huì)影響門狀態(tài)的改變,電路狀態(tài)的改變與電路的構(gòu)造和測(cè)試集合的特點(diǎn)密切相關(guān)。測(cè)試參數(shù)用于指示每個(gè)輸入口的改變對(duì)測(cè)試的影響程度,然后按照參數(shù)實(shí)施向量排序。
【參考文獻(xiàn)】：
期刊論文
[1]高增益Weinberg放電調(diào)節(jié)電路的仿真研究[J]. 丁敏,吳桂清,胡錦. 計(jì)算機(jī)仿真. 2019(08)
[2]基于混合邏輯算法的三相逆變電路平衡控制方法[J]. 唐衛(wèi)斌. 西安工程大學(xué)學(xué)報(bào). 2019(04)
[3]一種自偏置全集成的低功耗帶隙基準(zhǔn)電路設(shè)計(jì)[J]. 黃靜,楊羽佳,王玉嬌,孫玲,趙繼聰. 半導(dǎo)體技術(shù). 2019(07)
[4]一種應(yīng)用于低功耗電路設(shè)計(jì)的NCFET器件設(shè)計(jì)導(dǎo)向[J]. 楊廷鋒,胡建平,倪海燕. 無(wú)線通信技術(shù). 2019(01)
[5]集成電路延遲時(shí)間測(cè)量結(jié)果的不確定度評(píng)定[J]. 李曉紅,鄧永芳,張麗巍,陳敏,李真. 計(jì)算機(jī)與數(shù)字工程. 2019(01)
[6]形式化建模運(yùn)行在NAND閃存上的DFTL算法[J]. 張必紅,郭宇,李兆鵬. 小型微型計(jì)算機(jī)系統(tǒng). 2018(01)
[7]一種低電壓超低功耗動(dòng)態(tài)鎖存比較器[J]. 張章,丁婧,金永亮,解光軍. 微電子學(xué). 2017(06)
[8]基于FPGA的等精度數(shù)字頻率計(jì)[J]. 王磊,宮愛(ài)妮,陳若舟,邢方亮. 數(shù)碼設(shè)計(jì). 2017(07)
本文編號(hào)：3488521
【文章來(lái)源】：計(jì)算機(jī)仿真. 2020,37(09)北大核心
【文章頁(yè)數(shù)】：5 頁(yè)
【部分圖文】：
CMOS逆變器示意圖
根據(jù)圖2發(fā)現(xiàn),CMOS逆變器的基本工作電流為:若逆變器輸入發(fā)生上跳變[5],那么T1管從開(kāi)變關(guān),T2管從關(guān)變開(kāi),逆變器輸出信號(hào)vo從高變低,且負(fù)載電容CL利用T2管實(shí)施放電;反之,若逆變器輸入發(fā)生下跳變,那么結(jié)果相反,且電源Vdd利用T1管實(shí)施負(fù)載電容器CL的充電。當(dāng)輸入信號(hào)狀況平穩(wěn),CMOS逆變器T1管和T2管的狀況是相對(duì),且電流是0;只有在輸入信號(hào)的改變狀況下,充、放電流才會(huì)發(fā)生。由于CMOS電路的功耗相當(dāng)于單個(gè)CMOS晶體管的功耗均值與CMOS晶體管數(shù)量的乘積,但因?yàn)楣に嚨母倪M(jìn),單個(gè)CMOS晶體管的功耗均值降幅比CMOS晶體管的增幅要小很多,使得CMOS功耗有所提高,阻礙了其進(jìn)一步發(fā)展。
C17電路構(gòu)造如圖3所示,其由5個(gè)輸入口和6個(gè)NAND門組成。6個(gè)門的狀態(tài)會(huì)受a輸入的影響,也就是說(shuō)a輸入的改變可引起最多6個(gè)門的狀態(tài)改變。反之,c和f的變化最多僅能引起兩門的狀態(tài)改變�？梢钥闯�,電路構(gòu)造與功耗密切相關(guān)。比如電路C17內(nèi)1號(hào)NAND[8]門,如果在已知測(cè)試集合內(nèi)的兩個(gè)測(cè)試向量里將a值設(shè)定成0,則c的改變對(duì)g的狀態(tài)并不會(huì)產(chǎn)生任何影響;反之,如果將a值設(shè)定成1,那么c的改變必然會(huì)對(duì)g的狀態(tài)產(chǎn)生影響。因此,測(cè)試集合內(nèi)每個(gè)輸入值的設(shè)定會(huì)影響門狀態(tài)的改變,電路狀態(tài)的改變與電路的構(gòu)造和測(cè)試集合的特點(diǎn)密切相關(guān)。測(cè)試參數(shù)用于指示每個(gè)輸入口的改變對(duì)測(cè)試的影響程度,然后按照參數(shù)實(shí)施向量排序。
【參考文獻(xiàn)】：
期刊論文
[1]高增益Weinberg放電調(diào)節(jié)電路的仿真研究[J]. 丁敏,吳桂清,胡錦. 計(jì)算機(jī)仿真. 2019(08)
[2]基于混合邏輯算法的三相逆變電路平衡控制方法[J]. 唐衛(wèi)斌. 西安工程大學(xué)學(xué)報(bào). 2019(04)
[3]一種自偏置全集成的低功耗帶隙基準(zhǔn)電路設(shè)計(jì)[J]. 黃靜,楊羽佳,王玉嬌,孫玲,趙繼聰. 半導(dǎo)體技術(shù). 2019(07)
[4]一種應(yīng)用于低功耗電路設(shè)計(jì)的NCFET器件設(shè)計(jì)導(dǎo)向[J]. 楊廷鋒,胡建平,倪海燕. 無(wú)線通信技術(shù). 2019(01)
[5]集成電路延遲時(shí)間測(cè)量結(jié)果的不確定度評(píng)定[J]. 李曉紅,鄧永芳,張麗巍,陳敏,李真. 計(jì)算機(jī)與數(shù)字工程. 2019(01)
[6]形式化建模運(yùn)行在NAND閃存上的DFTL算法[J]. 張必紅,郭宇,李兆鵬. 小型微型計(jì)算機(jī)系統(tǒng). 2018(01)
[7]一種低電壓超低功耗動(dòng)態(tài)鎖存比較器[J]. 張章,丁婧,金永亮,解光軍. 微電子學(xué). 2017(06)
[8]基于FPGA的等精度數(shù)字頻率計(jì)[J]. 王磊,宮愛(ài)妮,陳若舟,邢方亮. 數(shù)碼設(shè)計(jì). 2017(07)
本文編號(hào)：3488521
本文鏈接：http://sikaile.net/kejilunwen/dianzigongchenglunwen/3488521.html
最近更新
教材專著
