電子系統(tǒng)裝備的發(fā)展促進(jìn)了高性能模數(shù)轉(zhuǎn)換器的發(fā)展。時間交織模數(shù)轉(zhuǎn)換器（Time-Interleaved Analog-to-Digital Converter,TI-ADC）利用交織采樣技術(shù)獲取高采樣速率,但是工藝偏差、器件老化、工作環(huán)境變化等因素將帶來TI-ADC子通道間的失配,包括失調(diào)失配、增益失配和采樣時間失配等。通道間失配對轉(zhuǎn)換器的動態(tài)性能影響很大,并且隨著工藝的進(jìn)步,通道間的失配問題更加凸顯,因此解決通道間失配的校準(zhǔn)技術(shù)應(yīng)運(yùn)而生。文中首先分析了主要的三種通道間失配誤差,調(diào)研了數(shù)字校準(zhǔn)技術(shù)的發(fā)展現(xiàn)狀;然后,針對最難處理的采樣時間失配誤差設(shè)計了一種全數(shù)字前饋式TI-ADC校準(zhǔn)算法,通過構(gòu)建誤差提取函數(shù)來估計TI-ADC兩個相鄰采樣點(diǎn)間的采樣時間相位差,從而組成線性方程組獲得時間失配的大小,并基于泰勒展開原理進(jìn)行誤差補(bǔ)償;隨后,設(shè)計了一種TI-ADC的通道隨機(jī)化技術(shù),將校準(zhǔn)后剩余的雜散轉(zhuǎn)化為噪聲,在不影響系統(tǒng)的SNDR前提下,提高了SFDR性能。文中設(shè)計的校準(zhǔn)算法具有結(jié)構(gòu)簡單、適用帶寬范圍廣、系統(tǒng)穩(wěn)定、收斂速度快等特點(diǎn),并具有很好的拓展性,可用于任意通道數(shù)的TI-ADC系統(tǒng)。研究中遇... 

【文章來源】：合肥工業(yè)大學(xué)安徽省 211工程院校 教育部直屬院校

【文章頁數(shù)】：77 頁

【學(xué)位級別】：碩士

【部分圖文】：

功耗采樣率比值和SNDR的關(guān)系

2圖 1.2 品質(zhì)因數(shù)和采樣率的關(guān)系[4]Figure 1.2 Relationship between FOMS and sampling rate[4]表 1.1 近 4 年發(fā)表在 VLSI 期刊上的奈奎斯特采樣型 ADC 統(tǒng)計Table 1.1 Nyquist sampling ADC statistics published in VLSI journals in the past 4 yea 架構(gòu) 工藝 SNDR 功耗 采樣 SAR 0.18 um 46.9 dB 120 nW 100

第一章 緒論數(shù)字電路的性能和成本優(yōu)勢明顯大于模擬電路，在 ADC 設(shè)計中已成為學(xué)界研究熱點(diǎn)之一。準(zhǔn)技術(shù)技術(shù)是在模擬、數(shù)字或混合信號域，通過構(gòu)造 ADC 傳輸特性函 ADC 傳輸函數(shù)的非線性，使其轉(zhuǎn)換的輸出恢復(fù)線性，校準(zhǔn)技術(shù) 所示。由于校準(zhǔn)單元在采用模擬電路時，往往需要改進(jìn)被校準(zhǔn)的模路設(shè)計的復(fù)雜度，更重要是模擬校準(zhǔn)電路本身也會受限于工藝這使得實現(xiàn)高精度的純模擬校準(zhǔn)設(shè)計難度非常大，而校準(zhǔn)的效。數(shù)字域的校準(zhǔn)技術(shù)實現(xiàn)主要通過數(shù)字信號處理技術(shù)，可以盡電路，設(shè)計靈活性更高，電路的魯棒性更好。通過數(shù)字電路實可以發(fā)揮 CMOS 工藝帶來的數(shù)字電路在處理速度、功耗和集成以低成本換取 ADC 整體性能的提高。

【參考文獻(xiàn)】：
期刊論文
[1]一種對失調(diào)和電容失配誤差進(jìn)行補(bǔ)償?shù)牧魉�ADC子級電路[J]. 戴強(qiáng),薛顏,楊霄壘,周啟才,吳俊,郭良權(quán).  電子器件. 2014(05)
[2]低功耗-高速-高精度SARADC的FoM函數(shù)研究[J]. 胡黎斌,李文石.  電子器件. 2011(03)
[3]基于FPGA的開方運(yùn)算實現(xiàn)[J]. 萬明康,陳國軍,王大鳴.  數(shù)據(jù)采集與處理. 2006(S1)
[4]LMS算法的二次穩(wěn)定性及魯棒LMS算法[J]. 楊然,許曉鳴,張衛(wèi)東.  電子學(xué)報. 2001(01)
[5]M-獨(dú)立條件下LMS算法的穩(wěn)定區(qū)域[J]. 王遠(yuǎn),解學(xué)軍.  自動化學(xué)報. 2000(04)

博士論文
[1]時間交叉模數(shù)轉(zhuǎn)換器數(shù)字校準(zhǔn)技術(shù)研究[D]. 張睿.合肥工業(yè)大學(xué) 2012
[2]流水線模數(shù)轉(zhuǎn)換器偽隨機(jī)序列注入后臺快速數(shù)字校準(zhǔn)技術(shù)研究[D]. 梁上泉.合肥工業(yè)大學(xué) 2011

碩士論文
[1]深亞微米CMOS工藝下時間數(shù)字轉(zhuǎn)換器的研究與設(shè)計[D]. 韓威力.中國科學(xué)技術(shù)大學(xué) 2017
[2]時間交織ADC全數(shù)字校準(zhǔn)算法的研究與設(shè)計[D]. 蹇茂琛.合肥工業(yè)大學(xué) 2017
[3]基于FPGA的除法器的設(shè)計和實現(xiàn)[D]. 安然.成都理工大學(xué) 2011



本文編號：3486115