復(fù)雜輻射環(huán)境下集成電路的高可靠性、低成本、短設(shè)計(jì)周期以及長久的使用壽命一直是微電子領(lǐng)域的研究熱點(diǎn)之一。本課題應(yīng)用180nm工藝的抗輻射加固標(biāo)準(zhǔn)單元庫,完成MCU芯片的RTL代碼到GDS的半定制設(shè)計(jì)流程。完成抗輻射時(shí)序單元的后仿真,使用Siliconsmart提取所有單元在不同環(huán)境下時(shí)序信息并完善庫文件。通過Design Compiler邏輯綜合得到抗輻射MCU芯片的門級網(wǎng)表,無建立時(shí)間違例,并預(yù)估芯片將近12萬門,總功耗為150m W。通過Formality形式驗(yàn)證工具確�？馆椛銶CU芯片的RTL和門級網(wǎng)表邏輯功能等同。為了提高版圖迭代設(shè)計(jì)的效率,采用非圖形界面的自動化布局布線流程,設(shè)計(jì)數(shù)據(jù)導(dǎo)入與布局規(guī)劃、電源網(wǎng)絡(luò)規(guī)劃、標(biāo)準(zhǔn)單元放置與優(yōu)化、時(shí)鐘樹綜合與優(yōu)化以及布線與優(yōu)化的各階段命令腳本。針對抗輻射芯片的復(fù)雜工作環(huán)境采用MMMC分析策略,根據(jù)數(shù)據(jù)流布局宏模塊和完成IO排列,添加endcap單元防止工藝誤差的影響。綜合考慮芯片功耗以及供電端口最大電流來規(guī)劃芯片電源網(wǎng)絡(luò),調(diào)整時(shí)鐘不確定性的裕量并設(shè)置窄道單元放置密度以優(yōu)化時(shí)序。CTS選用驅(qū)動適中的時(shí)鐘單元并合理設(shè)置目標(biāo)偏差和翻轉(zhuǎn)時(shí)間以使時(shí)鐘樹... 

【文章來源】：哈爾濱工業(yè)大學(xué)黑龍江省 211工程院校 985工程院校

【文章頁數(shù)】：67 頁

【學(xué)位級別】：碩士

【部分圖文】：

單元延遲和上升/下降時(shí)間使用Siliconsmart提取抗輻射邏輯單元時(shí)序信息的主要步驟如下：

哈爾濱工業(yè)大學(xué)工程碩士學(xué)位論文-11-set_location$work/library_fastsetcell{NAND2X1NAND3X1OR2X1OR3X1NOR2X1NOR3X1...}import-liberty$work/fast.lib-netlist_dir$work/netlists-ext.cdl$cellconfigure-timing-power$cellcharacterize$cellmodel-create_new_model-filelibrary_fast/results/new.liball-library_typefast在完成所有邏輯單元在不同環(huán)境下的時(shí)序信息的提取后，根據(jù)版圖數(shù)據(jù)手動添加抗輻射時(shí)序庫文件中缺少的各個(gè)單元信息，即引腳（cell_footprint）和面積（area），再依照SMIC標(biāo)準(zhǔn)單元模板庫文件的格式整理提取的時(shí)序文件，最終得到完整的抗輻射標(biāo)準(zhǔn)單元最好、最壞的LIB庫文件。以CLKINVX1單元為例，如圖2-2所示為部分CLKINVX1的最好時(shí)序信息文件。另外由于邏輯綜合、形式驗(yàn)證以及時(shí)序分析使用二進(jìn)制文件可提高運(yùn)行速度，故將提取的加固LIB庫文件轉(zhuǎn)化成db文件格式。最后，將所有提取時(shí)序信息的抗輻射標(biāo)準(zhǔn)單元以表格2-1列出。圖2-2CLKINVX1的部分時(shí)序信息表2-1抗輻射標(biāo)準(zhǔn)單元庫功能單元反相器INVX1,INVX2,INVX3,INVX4,INVX8,INVX12用于平衡時(shí)鐘樹的反相器CLKINVX1,CLKINVX2,CLKINVX3,CLKINVX4,CLKINVX8,LCKINVX12,CLKINVX16,CLKINVX20緩沖器BUFX1,BUFX2,BUFX3,BUFX4,BUFX8,BUFX12

timing報(bào)告部分截圖

【參考文獻(xiàn)】：
期刊論文
[1]Microchip推出“COTS-耐輻射和抗輻射”Arm內(nèi)核單片機(jī)[J].   單片機(jī)與嵌入式系統(tǒng)應(yīng)用. 2019(05)
[2]體硅CMOS集成電路抗輻射加固設(shè)計(jì)技術(shù)[J]. 米丹,左玲玲.  電子與封裝. 2016(09)
[3]不同工藝尺寸CMOS器件單粒子閂鎖效應(yīng)及其防護(hù)方法[J]. 陳睿,余永濤,董剛,上官士鵬,封國強(qiáng),韓建偉,馬英起,朱翔.  強(qiáng)激光與粒子束. 2014(07)
[4]基于MCU的SoC芯片版圖設(shè)計(jì)與驗(yàn)證[J]. 王仁平,何明華,魏榕山.  福州大學(xué)學(xué)報(bào)(自然科學(xué)版). 2011(04)
[5]總劑量輻照加固的PDSOI 8位微控制器[J]. 郭天雷,趙發(fā)展,劉剛,海潮和,韓鄭生,袁國順,李素杰,姜明哲,張英武.  功能材料與器件學(xué)報(bào). 2008(03)
[6]FT51:一種容軟錯誤高可靠微控制器[J]. 龔銳,陳微,劉芳,戴葵,王志英.  計(jì)算機(jī)學(xué)報(bào). 2007(10)
[7]半導(dǎo)體器件輻射效應(yīng)及抗輻射加固[J]. 李致遠(yuǎn).  現(xiàn)代電子技術(shù). 2006(19)
[8]CMOS集成電路低功耗設(shè)計(jì)方法[J]. 徐芝蘭,楊蓮興.  微電子學(xué). 2004(03)

博士論文
[1]基于65nm CMOS工藝集成電路標(biāo)準(zhǔn)單元單粒子效應(yīng)加固技術(shù)研究[D]. 劉暢詠.安徽大學(xué) 2019

碩士論文
[1]基于7nm工藝某芯片子模塊后端設(shè)計(jì)與驗(yàn)證[D]. 錢恒帆.西安電子科技大學(xué) 2019
[2]基于40nm工藝MCU芯片的時(shí)鐘樹及時(shí)序優(yōu)化分析與研究[D]. 臧濤.天津工業(yè)大學(xué) 2019
[3]基于40nm工藝MCU芯片的低功耗物理設(shè)計(jì)的研究[D]. 胥世俊.天津工業(yè)大學(xué) 2019
[4]基于16nm工藝集成電路低功耗物理設(shè)計(jì)技術(shù)研究[D]. 黃瑩.西安電子科技大學(xué) 2018
[5]0.18μm CMOS 16KByte抗輻射SRAM存儲器設(shè)計(jì)[D]. 王若洋.哈爾濱工業(yè)大學(xué) 2018
[6]抗輻射SRAM的研究與設(shè)計(jì)[D]. 武書肖.電子科技大學(xué) 2017
[7]基于SoPC架構(gòu)的芯片設(shè)計(jì)與物理實(shí)現(xiàn)[D]. 張?jiān)?電子科技大學(xué) 2016
[8]基于Encounter的RISCCPU后端設(shè)計(jì)研究[D]. 尹德偉.西安電子科技大學(xué) 2015
[9]基于SOC Encounter的ASIC芯片后端設(shè)計(jì)研究[D]. 駱禮廳.西安電子科技大學(xué) 2014
[10]基于40nm工藝芯片物理設(shè)計(jì)研究[D]. 喻建軍.復(fù)旦大學(xué) 2012



本文編號：3486020