基于不同工藝平臺(tái)的窄窗口SCR的ESD防護(hù)設(shè)計(jì)
發(fā)布時(shí)間：2021-11-07 13:04
靜電放電（ESD）是影響集成電路（IC）功能甚至毀壞芯片的主要因素之一。尤其是隨著半導(dǎo)體制造工藝技術(shù)的不斷進(jìn)步,ESD產(chǎn)生的破壞已引起了廣泛關(guān)注,ESD防護(hù)的必要性和重要性日益突出。與二極管和柵接地NMOS相比,可控硅（SCR）具有單位面積最優(yōu)的電流泄放能力,并已逐漸成為ESD防護(hù)領(lǐng)域的重要防護(hù)器件之一。又由于ESD防護(hù)方案的不易移植性和制備工藝的多樣性,尤其是工藝特征尺寸的不斷減小,加劇縮小了ESD防護(hù)的設(shè)計(jì)窗口,導(dǎo)致SCR結(jié)構(gòu)的ESD防護(hù)設(shè)計(jì)日益困難。在此背景下,本文基于0.25-μm Bipolar-CMOS-DMOS（BCD）、0.18-μm CMOS和21-nm CMOS三個(gè)工藝平臺(tái),設(shè)計(jì)并制備了多種具有窄小電壓回滯幅度的改進(jìn)型SCR器件;利用計(jì)算機(jī)輔助工藝設(shè)計(jì)（TCAD）仿真與傳輸線脈沖（TLP）測(cè)試,分析與探討了不同工藝平臺(tái)下ESD防護(hù)器件的內(nèi)部工作機(jī)理,優(yōu)化了器件的ESD性能。論文的主要內(nèi)容如下。首先,介紹了被保護(hù)電路的ESD防護(hù)設(shè)計(jì)窗口定義及相關(guān)主要電學(xué)參數(shù);概述了常用的ESD仿真與測(cè)試技術(shù);簡(jiǎn)述了傳統(tǒng)SCR器件的工作原理,探討了可適用于高壓與低壓制備工藝中窄小ESD...
【文章來(lái)源】：江南大學(xué)江蘇省 211工程院校 教育部直屬院校
【文章頁(yè)數(shù)】：63 頁(yè)
【學(xué)位級(jí)別】：碩士
【部分圖文】：
IC產(chǎn)品故障模式的統(tǒng)計(jì)結(jié)果
第二章 ESD 防護(hù)的基礎(chǔ)理論 N+注入?yún)^(qū)之間的間距 D，即增加寄生三極管的基區(qū)寬度，有利于提電壓。作中，基于 0.25-μm BCD 工藝制備了一組具有不同基區(qū)寬度 DLP 測(cè)試曲線如圖 2-11 所示。當(dāng) D 分別為 1.4 μm、10.0 μm 和 11壓分別為 13.9 V、17.9 V 和 19.2 V，維持電壓分別為 2.8 V、4.5SCR 器件的觸發(fā)電壓和維持電壓均隨著參數(shù) D 的增加不斷上升，本保持不變。因此，通過(guò)改變?cè)撈骷械膮?shù) D，可以達(dá)到平移目的。
江南大學(xué)碩士學(xué)位論文（a） （b）圖 2-12 LVTSCR 器件的（a）剖面結(jié)構(gòu)和（b）等效電路示意圖作中，基于 0.25-μm BCD 工藝制備了一組具有不同 L 尺寸的 LV曲線如圖 2-13 所示。當(dāng) L 為 1.5 μm、2.0 μm 和 2.5 μm 時(shí)，器件均約為 4.7 V，而觸發(fā)電壓分別為 14.9 V、15.8 V 和 17.1 V。結(jié)果表電壓與多晶硅柵長(zhǎng) L 成正比關(guān)系。因此，通過(guò)改變參數(shù) L，可在能的前提下，調(diào)整器件的觸發(fā)電壓，改變器件的電壓回滯幅度P-subN-wellN+P+P-wellN+N+P+nodeCathodeLRnT2AnodCathoMn
【參考文獻(xiàn)】：
期刊論文
[1]Design of novel DDSCR with embedded PNP structure for ESD protection[J]. 畢秀文,梁海蓮,顧曉峰,黃龍. Journal of Semiconductors. 2015(12)
[2]Investigation on the layout strategy of gg NMOS ESD protection devices for uniform conduction behavior and optimal width scaling[J]. LU GuangYi,WANG Yuan,ZHANG LiZhong,CAO Jian,JIA Song,ZHANG Xing. Science China（Information Sciences）. 2015(04)
[3]多晶硅柵對(duì)LDMOS-SCR器件ESD防護(hù)性能的影響[J]. 黃龍,梁海蓮,顧曉峰,董樹榮,畢秀文,魏志芬. 浙江大學(xué)學(xué)報(bào)(工學(xué)版). 2015(02)
博士論文
[1]集成電路高壓ESD防護(hù)器件的研究[D]. 梁海蓮.江南大學(xué) 2014
碩士論文
[1]SCR結(jié)構(gòu)參數(shù)對(duì)ESD防護(hù)性能的影響研究[D]. 黎晨.西安電子科技大學(xué) 2013
本文編號(hào)：3481904
【文章來(lái)源】：江南大學(xué)江蘇省 211工程院校 教育部直屬院校
【文章頁(yè)數(shù)】：63 頁(yè)
【學(xué)位級(jí)別】：碩士
【部分圖文】：
IC產(chǎn)品故障模式的統(tǒng)計(jì)結(jié)果
第二章 ESD 防護(hù)的基礎(chǔ)理論 N+注入?yún)^(qū)之間的間距 D，即增加寄生三極管的基區(qū)寬度，有利于提電壓。作中，基于 0.25-μm BCD 工藝制備了一組具有不同基區(qū)寬度 DLP 測(cè)試曲線如圖 2-11 所示。當(dāng) D 分別為 1.4 μm、10.0 μm 和 11壓分別為 13.9 V、17.9 V 和 19.2 V，維持電壓分別為 2.8 V、4.5SCR 器件的觸發(fā)電壓和維持電壓均隨著參數(shù) D 的增加不斷上升，本保持不變。因此，通過(guò)改變?cè)撈骷械膮?shù) D，可以達(dá)到平移目的。
江南大學(xué)碩士學(xué)位論文（a） （b）圖 2-12 LVTSCR 器件的（a）剖面結(jié)構(gòu)和（b）等效電路示意圖作中，基于 0.25-μm BCD 工藝制備了一組具有不同 L 尺寸的 LV曲線如圖 2-13 所示。當(dāng) L 為 1.5 μm、2.0 μm 和 2.5 μm 時(shí)，器件均約為 4.7 V，而觸發(fā)電壓分別為 14.9 V、15.8 V 和 17.1 V。結(jié)果表電壓與多晶硅柵長(zhǎng) L 成正比關(guān)系。因此，通過(guò)改變參數(shù) L，可在能的前提下，調(diào)整器件的觸發(fā)電壓，改變器件的電壓回滯幅度P-subN-wellN+P+P-wellN+N+P+nodeCathodeLRnT2AnodCathoMn
【參考文獻(xiàn)】：
期刊論文
[1]Design of novel DDSCR with embedded PNP structure for ESD protection[J]. 畢秀文,梁海蓮,顧曉峰,黃龍. Journal of Semiconductors. 2015(12)
[2]Investigation on the layout strategy of gg NMOS ESD protection devices for uniform conduction behavior and optimal width scaling[J]. LU GuangYi,WANG Yuan,ZHANG LiZhong,CAO Jian,JIA Song,ZHANG Xing. Science China（Information Sciences）. 2015(04)
[3]多晶硅柵對(duì)LDMOS-SCR器件ESD防護(hù)性能的影響[J]. 黃龍,梁海蓮,顧曉峰,董樹榮,畢秀文,魏志芬. 浙江大學(xué)學(xué)報(bào)(工學(xué)版). 2015(02)
博士論文
[1]集成電路高壓ESD防護(hù)器件的研究[D]. 梁海蓮.江南大學(xué) 2014
碩士論文
[1]SCR結(jié)構(gòu)參數(shù)對(duì)ESD防護(hù)性能的影響研究[D]. 黎晨.西安電子科技大學(xué) 2013
本文編號(hào)：3481904
本文鏈接：http://sikaile.net/kejilunwen/dianzigongchenglunwen/3481904.html
最近更新
教材專著
