發(fā)布時(shí)間：2021-11-05 06:39

　　隨著移動(dòng)終端與硬件算力需求的不斷擴(kuò)大,采用資源豐富而且開發(fā)周期短的嵌入式SoC成為了硬件設(shè)計(jì)的發(fā)展方向,與此同時(shí),多核異構(gòu)、單核升頻等技術(shù)的推廣和應(yīng)用也對(duì)系統(tǒng)總線頻率、延遲等一系列指標(biāo)提出了很高的要求。RapidIO總線作為一種引腳少、頻率高、延遲低的互連技術(shù)有效解決了以上問題,而如何高效地驗(yàn)證和集成RapidIO成為了系統(tǒng)互連的關(guān)鍵。目前設(shè)計(jì)中使用的IP功能復(fù)雜度越來越高,特性也越來越多,采取合適的驗(yàn)證方法,合理提煉驗(yàn)證的IP功能點(diǎn)并分類顯得尤為重要。然而一般第三方供應(yīng)商并不提供針對(duì)RapidIO獨(dú)立的驗(yàn)證環(huán)境,包括完整的測(cè)試用例、分析器和硬件仿真模型,因此在以往的技術(shù)上深入研究可以減少二次開發(fā)的成本消耗并且提高驗(yàn)證效率。本論文基于上述背景進(jìn)行研究,在分析總線協(xié)議的基礎(chǔ)上提出并設(shè)計(jì)了一種基于通信SoC的RapidIO驗(yàn)證平臺(tái)方案,該驗(yàn)證方案可有效提高RapidIO驗(yàn)證效率,縮短驗(yàn)證時(shí)間,其層次化的結(jié)構(gòu)保證了驗(yàn)證平臺(tái)具有一定的復(fù)用性、可維護(hù)性和可讀性。論文首先具體地分析了RapidIO的基本傳輸協(xié)議、端口、功能模塊的劃分、操作類型以及包格式。AMBA總線的信號(hào)與操作狀態(tài)。研究了常見的幾... 

【文章來源】：西安電子科技大學(xué)陜西省 211工程院校 教育部直屬院校

【文章頁數(shù)】：86 頁

【學(xué)位級(jí)別】：碩士

【部分圖文】：

BFM產(chǎn)生NREAD操作

BFM產(chǎn)生NWRITE操作

圖 3.11 BFM 遍歷產(chǎn)生 NWRITE_R 操作BFM SWRITE 操作的寫操作的配置過程為：檢測(cè)鏈路狀態(tài)，在 IREQ 接口產(chǎn)生SWRITE(ftype=6)請(qǐng)求。SWRITE 操作在數(shù)據(jù)載荷上與 NWRITE 和 NWRITE_R 操作不同，或者說 SWRITE 像簡(jiǎn)化了的寫操作。不需要 ireq_byte_en 來定義數(shù)據(jù)載荷那一段有效，因?yàn)橐?guī)定總線上的數(shù)據(jù)都是雙字有效的。相應(yīng)的包頭信息也很簡(jiǎn)單，根據(jù)dword 數(shù)計(jì)算操作周期后，由 ireq_sof_n 以及 ireq_eof_n 兩個(gè)信號(hào)決定包開始和結(jié)束，這直接確定了包的長度。初始地址同樣聲明在 ireq_addr 總線上。傳輸優(yōu)先級(jí)與傳輸中止信號(hào)的聲明同 NWRITE。圖 3.12 為 BFM 產(chǎn)生 SWRITE 操作的波形圖。

【參考文獻(xiàn)】：
期刊論文
[1]以太網(wǎng)、PCIe和Rapid IO高速總線比較分析[J]. 祝樹生,解春雷,仇公望,詹景坤,王小輝.  電子測(cè)試. 2016(11)
[2]基于FPGA的ARM SoC原型驗(yàn)證平臺(tái)設(shè)計(jì)[J]. 王丹,代雪峰.  微處理機(jī). 2015(06)
[3]一種基于UVM的模塊級(jí)可重用隨機(jī)化驗(yàn)證平臺(tái)構(gòu)建方法[J]. 談笑,王小力.  微電子學(xué)與計(jì)算機(jī). 2015(03)
[4]基于SRIO的FPGA間數(shù)據(jù)交互系統(tǒng)設(shè)計(jì)與應(yīng)用[J]. 張德民,李明,李楊,邱智慧.  重慶郵電大學(xué)學(xué)報(bào)(自然科學(xué)版). 2013(06)
[5]基于AMBA APB總線的Nand Flash控制器的設(shè)計(jì)[J]. 王新君,張煒,馮士維,胡杰.  微型機(jī)與應(yīng)用. 2013(20)
[6]基于AMBA-AHB總線的SDRAM控制器設(shè)計(jì)[J]. 韓良,劉衛(wèi)東.  現(xiàn)代電子技術(shù). 2013(19)
[7]EDA設(shè)計(jì)中的層次化設(shè)計(jì)方法[J]. 胡青,黃勤,唐丹,王延川.  實(shí)驗(yàn)技術(shù)與管理. 2013(08)
[8]一種基于Verilog的驗(yàn)證平臺(tái)搭建及應(yīng)用[J]. 劉星江,王慧.  信息安全與通信保密. 2013(01)
[9]基于RocketIO接口的高速互連應(yīng)用研究與實(shí)現(xiàn)[J]. 李敏,徐建城,李鍵.  現(xiàn)代電子技術(shù). 2012(06)
[10]RapidIO應(yīng)用系統(tǒng)及其驗(yàn)證模型的設(shè)計(jì)與測(cè)試[J]. 梁光勝,劉倩茹,姚海洋.  電子設(shè)計(jì)工程. 2011(23)

碩士論文
[1]RapidIO 2.1IP核設(shè)計(jì)[D]. 孫吉元.東南大學(xué) 2016
[2]采用窗口映射機(jī)制的RapidIO的設(shè)計(jì)與驗(yàn)證[D]. 王亞娟.西安電子科技大學(xué) 2016
[3]基于LEON3和AXI總線的SoC搭建與驗(yàn)證[D]. 潘峰.西安電子科技大學(xué) 2015
[4]RapidIO交換機(jī)總線功能模型的設(shè)計(jì)與驗(yàn)證[D]. 單強(qiáng).西安電子科技大學(xué) 2015
[5]高速串行接口RapidIO的設(shè)計(jì)與驗(yàn)證[D]. 黃靖媛.西安電子科技大學(xué) 2015
[6]基于AMBA總線的SoC架構(gòu)優(yōu)化研究與設(shè)計(jì)[D]. 張婉橋.南京航空航天大學(xué) 2014
[7]高速串行總線應(yīng)用研究[D]. 李胤.北京理工大學(xué) 2014
[8]基于FPGA的RapidIO總線接口設(shè)計(jì)、驗(yàn)證與實(shí)現(xiàn)[D]. 劉云鵬.西安電子科技大學(xué) 2013
[9]基于RapidIO的高速數(shù)據(jù)傳輸系統(tǒng)設(shè)計(jì)[D]. 劉琳.哈爾濱工程大學(xué) 2013
[10]基于RapidIO接口的光纖通信系統(tǒng)設(shè)計(jì)與實(shí)現(xiàn)[D]. 陳穎彬.陜西科技大學(xué) 2013



本文編號(hào)：3477275