半導(dǎo)體工藝技術(shù)迅速發(fā)展加速了集成電路進(jìn)入納米/超深亞微米時(shí)代,系統(tǒng)芯片SoC（System-on-Chip）大量涌現(xiàn),導(dǎo)致電路規(guī)模、集成度和復(fù)雜度迅速增加。集成電路設(shè)計(jì)、測(cè)試和驗(yàn)證面臨空前的技術(shù)挑戰(zhàn)和棘手問(wèn)題,測(cè)試數(shù)據(jù)量過(guò)大、測(cè)試功耗過(guò)高、測(cè)試時(shí)間過(guò)長(zhǎng)等成為測(cè)試領(lǐng)域當(dāng)前關(guān)注的研究熱點(diǎn)。過(guò)大的測(cè)試存儲(chǔ)需求導(dǎo)致測(cè)試成本居高不下,過(guò)高的測(cè)試功耗可能引起待測(cè)電路產(chǎn)生過(guò)大的電流或電壓,導(dǎo)致系統(tǒng)瞬間損壞、可靠性降低和無(wú)法避免的產(chǎn)量損失,嚴(yán)重影響集成電路的生產(chǎn)和制造,進(jìn)而延緩自主知識(shí)產(chǎn)權(quán)的芯片研發(fā)進(jìn)程。本文研究工作圍繞SoC測(cè)試生成、數(shù)據(jù)壓縮和低功耗測(cè)試技術(shù)展開(kāi),具體工作內(nèi)容如下:（1）本文分析了片上系統(tǒng)測(cè)試壓縮和低功耗測(cè)試技術(shù)的研究背景及其國(guó)內(nèi)外研究現(xiàn)狀,概述了片上系統(tǒng)測(cè)試原理、測(cè)試向量生成技術(shù)和測(cè)試數(shù)據(jù)壓縮方法;介紹了片上系統(tǒng)內(nèi)建式測(cè)試和外建式低功耗測(cè)試技術(shù)。（2）LFSR（Linear feedback shift register）重播種技術(shù)能夠取得很好的測(cè)試壓縮效果,但測(cè)試集中無(wú)關(guān)位的隨機(jī)填充導(dǎo)致LFSR重播種掃描測(cè)試過(guò)程產(chǎn)生過(guò)多的開(kāi)關(guān)切換活動(dòng),從而引發(fā)較高的測(cè)試功耗。因此,本章提出基于測(cè)... 

【文章來(lái)源】：北京工業(yè)大學(xué)北京市 211工程院校

【文章頁(yè)數(shù)】：81 頁(yè)

【學(xué)位級(jí)別】：碩士

【部分圖文】：

國(guó)際半導(dǎo)體協(xié)會(huì)集成電路發(fā)展概況Figure1-1Developmenttrendofintegratedcircuitprocesstechnology

北京工業(yè)大學(xué)工學(xué)碩士學(xué)位論文 2 m- 1}行成第二組2A ，集合{(k - 1) m , (k -1 2{ , , }kA , A A 表示，其中 m 是 2 的冪次每個(gè)碼字由兩部分組成：前綴和后綴。則由后綴來(lái)表示。后綴是組中游程長(zhǎng)度個(gè)整數(shù) N，m = 2N），則每個(gè)組包含 2N可以得到分塊內(nèi)所有元素的后綴。表 組包含四個(gè)游程長(zhǎng)度。表 2-6 每組有四個(gè)游程長(zhǎng)度的 Golomb 代碼-6 Golomb Code with Four Run-Lengths for Ea

掃描鏈 2掃描鏈 n壓LF相..0Sign-SR1010UF-SRHF-SRSign-SR10Block_clkBlock_clkDecoder architecture圖 4-7 LFSR 重播種電路的解碼結(jié)構(gòu)Figure 4-7 Hardware architecture of LFSR reseeding circuit由于所提出方法的硬件架構(gòu)需要額外的電路，如 LFSR，移相器和解碼器結(jié)構(gòu)，它們將改變 BIST 架構(gòu)的時(shí)序分析。因此在圖 4-8 中展示了解碼電路在解碼過(guò)程中的中時(shí)序信息。在掃描測(cè)試期間，預(yù)先存儲(chǔ)在 ROM 中的種子向量在LFSR_clk 信號(hào)的控制下加載到 LFSR 電路中，這些種子在 FSM 的控制信號(hào)下被解壓縮成相應(yīng)的測(cè)試模式。在 Scan_clk 的控制下，這些測(cè)試模式被掃描到多個(gè)掃描鏈中，用于并行測(cè)試的掃描電路。最后捕獲測(cè)試響應(yīng)，通過(guò)壓實(shí)器壓縮，以與ATE 中的黃金種子向量進(jìn)行比較以獲得測(cè)試結(jié)果。

【參考文獻(xiàn)】：
期刊論文
[1]一種低功耗雙重測(cè)試數(shù)據(jù)壓縮方案[J]. 陳田,易鑫,王偉,劉軍,梁華國(guó),任福繼.  電子學(xué)報(bào). 2017(06)
[2]DFT與ATPG的低功耗設(shè)計(jì)原理與分析[J]. 丁偉.  電子設(shè)計(jì)工程. 2016(12)
[3]使用雙重種子壓縮的混合模式自測(cè)試[J]. 梁華國(guó),蔣翠云.  計(jì)算機(jī)研究與發(fā)展. 2004(01)

博士論文
[1]SoC可測(cè)性設(shè)計(jì)中低成本與低功耗測(cè)試技術(shù)研究[D]. 吳鐵彬.國(guó)防科學(xué)技術(shù)大學(xué) 2015

碩士論文
[1]超大規(guī)模集成電路測(cè)試數(shù)據(jù)編碼壓縮技術(shù)研究[D]. 鞠子劍.北京工業(yè)大學(xué) 2017
[2]基于片上系統(tǒng)低功耗測(cè)試的編碼壓縮技術(shù)研究[D]. 郭琨.北京工業(yè)大學(xué) 2016
[3]部分向量切分的LFSR重新播種測(cè)試方法[D]. 詹凱華.合肥工業(yè)大學(xué) 2008



本文編號(hào)：3461329