基于現(xiàn)場(chǎng)可編程芯片的總線類多功能模塊是自動(dòng)化測(cè)試系統(tǒng)的重要組成部分,目前市購(gòu)的模塊產(chǎn)品在實(shí)現(xiàn)的功能、通訊信號(hào)類型、測(cè)量項(xiàng)目、精度及速度等方面都具有很大局限性。本文的目的是為某航天科技集團(tuán)研制CPCI多功能模塊,同時(shí)開(kāi)發(fā)配套測(cè)試軟件,實(shí)現(xiàn)模塊的硬件設(shè)計(jì)、固件設(shè)計(jì)、軟件設(shè)計(jì)及驅(qū)動(dòng)開(kāi)發(fā),研制的模塊具備對(duì)多通道數(shù)字量信號(hào)的高精度、多項(xiàng)目的自動(dòng)測(cè)量能力,又可生成參數(shù)可設(shè)的光準(zhǔn)直信號(hào)、準(zhǔn)直好信號(hào)和特定頻率脈沖,還能控制RS-422通訊。本文采用成熟的CPCI工業(yè)計(jì)算機(jī)總線作為系統(tǒng)總線,在3U標(biāo)準(zhǔn)尺寸的CPCI板卡上以高集成的Altera的Cylone系列FPGA為控制核心,主要集成了26路測(cè)量通道,6路RS-422通訊,D/A轉(zhuǎn)換生成光準(zhǔn)直信號(hào)的電路單元,驅(qū)動(dòng)外部的準(zhǔn)直好信號(hào)輸出通道等。板卡上各部分功能電路設(shè)計(jì)了多種方案,自主設(shè)計(jì)了無(wú)需切換電路的寬調(diào)幅信號(hào)預(yù)處理電路,進(jìn)行了測(cè)量通道之間、模擬與數(shù)字電路之間的有效隔離,優(yōu)化電路結(jié)構(gòu)和性能。硬件控制上,通過(guò)在FPGA上搭建SOPC系統(tǒng),Verilog編程設(shè)計(jì)多個(gè)功能模塊的邏輯構(gòu)件,由Avalon總線實(shí)現(xiàn)處理器和各IP核的的互聯(lián),并設(shè)計(jì)多種通訊資源的數(shù)據(jù)... 

【文章來(lái)源】：哈爾濱工業(yè)大學(xué)黑龍江省 211工程院校 985工程院校

【文章頁(yè)數(shù)】：79 頁(yè)

【學(xué)位級(jí)別】：碩士

【文章目錄】：
摘要
Abstract
第1章 緒論
    1.1 課題研究背景
    1.2 課題目的及意義
    1.3 國(guó)內(nèi)外現(xiàn)狀分析
        1.3.1 CPCI模塊的發(fā)展
        1.3.2 時(shí)間間隔與頻率測(cè)量技術(shù)的發(fā)展
        1.3.3 數(shù)字頻率合成技術(shù)的發(fā)展
    1.4 本文主要研究?jī)?nèi)容與結(jié)構(gòu)
第2章 總體方案
    2.1 需求分析
        2.1.1 功能要求
        2.1.2 技術(shù)指標(biāo)
    2.2 總體設(shè)計(jì)方案
    2.3 本章小結(jié)
第3章 硬件設(shè)計(jì)
    3.1 硬件設(shè)計(jì)方案
        3.1.1 功能單元電路劃分
        3.1.2 核心器件選型
        3.1.3 CPCI總線接口設(shè)計(jì)
    3.2 調(diào)理隔離電路設(shè)計(jì)
    3.3 光準(zhǔn)直與準(zhǔn)直好信號(hào)電路設(shè)計(jì)
        3.3.1 準(zhǔn)直信號(hào)生成電路設(shè)計(jì)
        3.3.2 準(zhǔn)直好信號(hào)生成電路設(shè)計(jì)
    3.4 RS-422接口電路設(shè)計(jì)
    3.5 FPGA配置電路設(shè)計(jì)
    3.6 本章小結(jié)
第4章 固件設(shè)計(jì)
    4.1 基于FPGA的SOPC設(shè)計(jì)
    4.2 功能IP核的邏輯開(kāi)發(fā)
        4.2.1 時(shí)鐘設(shè)計(jì)
        4.2.2 寄存器設(shè)計(jì)
        4.2.3 頻率及占空比測(cè)量模塊設(shè)計(jì)
        4.2.4 時(shí)間間隔及相位差測(cè)量模塊設(shè)計(jì)
        4.2.5 DAC控制模塊設(shè)計(jì)
        4.2.6 平臺(tái)標(biāo)頻脈沖輸出模塊
        4.2.7 RS422_UART總線接口模塊
    4.3 CPCI接口IP核配置
        4.3.1 CPCI接口IP核結(jié)構(gòu)
        4.3.2 CPCI總線配置空間
    4.4 Avalon總線接口配置
    4.5 本章小結(jié)
第5章 軟件設(shè)計(jì)
    5.1 NiosII軟件設(shè)計(jì)
        5.1.1 總體設(shè)計(jì)方案
        5.1.2 主程序設(shè)計(jì)
        5.1.3 頻率占空比測(cè)量子程序設(shè)計(jì)
        5.1.4 時(shí)間間隔測(cè)量子程序設(shè)計(jì)
        5.1.5 相位差測(cè)量子程序設(shè)計(jì)
        5.1.6 DAC控制子程序設(shè)計(jì)
    5.2 WindowsXP系統(tǒng)的軟件設(shè)計(jì)
        5.2.1 軟面板設(shè)計(jì)
        5.2.2 應(yīng)用程序設(shè)計(jì)
        5.2.3 驅(qū)動(dòng)設(shè)計(jì)
    5.3 基于中標(biāo)麒麟系統(tǒng)的驅(qū)動(dòng)設(shè)計(jì)
        5.3.1 CPCI驅(qū)動(dòng)設(shè)計(jì)
        5.3.2 流程設(shè)計(jì)
        5.3.3 驅(qū)動(dòng)函數(shù)設(shè)計(jì)
    5.4 本章小結(jié)
第6章 測(cè)試驗(yàn)證
    6.1 板卡初測(cè)
    6.2 系統(tǒng)測(cè)試環(huán)境
    6.3 功能測(cè)試
        6.3.1 頻率及占空比模塊測(cè)試
        6.3.2 時(shí)間間隔與相位差測(cè)試
        6.3.3 2 路設(shè)定頻率脈沖發(fā)送測(cè)試
        6.3.4 422 信號(hào)發(fā)送與接收測(cè)試
        6.3.5 光準(zhǔn)直信號(hào)輸出測(cè)試
    6.4 測(cè)試結(jié)果總結(jié)
    6.5 本章小結(jié)
結(jié)論
參考文獻(xiàn)
致謝


【參考文獻(xiàn)】：
期刊論文
[1]一種通用可配置RS422總線管理技術(shù)[J]. 姬進(jìn).  電子測(cè)試. 2018(Z1)
[2]基于WinDriver的高速PCI卡驅(qū)動(dòng)開(kāi)發(fā)[J]. 劉敬輝,簡(jiǎn)獻(xiàn)忠,肖兒良,姜冠祥,蔡留美,鄭照平.  電子科技. 2017(04)
[3]基于FPGA的壓電陀螺數(shù)字化檢測(cè)電路設(shè)計(jì)[J]. 李國(guó)斌,吳校生.  傳感器與微系統(tǒng). 2016(09)
[4]Architecture design for reliable and reconfigurable FPGA-based GNC computer for deep space exploration[J]. YANG MengFei,LIU Bo,GONG Jian,LIU HongJin,HU HongKai,DONG YangYang,SHI Lei,ZHAO YunFu,MIAO ZhiFu.  Science China（Technological Sciences）. 2016(02)
[5]基于Verilog HDL的DDS設(shè)計(jì)與實(shí)現(xiàn)[J]. 劉爭(zhēng),李昆,王燦濤.  電子制作. 2015(02)
[6]高精度DA電路的設(shè)計(jì)與實(shí)現(xiàn)[J]. 徐立松,李佩玥,葛川,章明朝.  國(guó)外電子測(cè)量技術(shù). 2014(12)
[7]直驅(qū)電機(jī)測(cè)試系統(tǒng)多路信號(hào)采集的調(diào)理電路設(shè)計(jì)[J]. 姬虎艷,欒忠權(quán),楊慶東,劉泉.  機(jī)械設(shè)計(jì)與制造. 2009(09)
[8]現(xiàn)代DDS的研究進(jìn)展與概述[J]. 張濤,陳亮.  電子科技. 2008(03)
[9]基于NiosⅡ自定制Avalon設(shè)備的設(shè)計(jì)與實(shí)現(xiàn)[J]. 高楓,王玉松.  中國(guó)測(cè)試技術(shù). 2007(04)
[10]一種基于FPGA用游標(biāo)法實(shí)現(xiàn)的時(shí)間間隔測(cè)定器[J]. 劉莉,李署堅(jiān),邵定蓉.  遙測(cè)遙控. 2005(03)

碩士論文
[1]諧振式光纖陀螺中信號(hào)檢測(cè)與控制系統(tǒng)的設(shè)計(jì)[D]. 張焱.東南大學(xué) 2017
[2]高精度時(shí)間間隔計(jì)數(shù)器的設(shè)計(jì)與實(shí)現(xiàn)[D]. 侯志軍.中國(guó)科學(xué)院大學(xué)(中國(guó)科學(xué)院國(guó)家授時(shí)中心) 2017
[3]基于SoPC的多功能應(yīng)用系統(tǒng)[D]. 蔣勇.電子科技大學(xué) 2017
[4]基于SOPC的PCI-E高速數(shù)據(jù)采集系統(tǒng)的設(shè)計(jì)及實(shí)現(xiàn)[D]. 賈磊.中國(guó)科學(xué)院大學(xué)(中國(guó)科學(xué)院工程管理與信息技術(shù)學(xué)院) 2017
[5]智能變電站一體化監(jiān)控系統(tǒng)測(cè)試技術(shù)研究[D]. 嚴(yán)冰融.東南大學(xué) 2016
[6]微機(jī)械陀螺自動(dòng)化測(cè)試系統(tǒng)的設(shè)計(jì)[D]. 杜太磊.哈爾濱工業(yè)大學(xué) 2016
[7]基于LabWindows/CVI的雷達(dá)接收/發(fā)射模塊自動(dòng)測(cè)試系統(tǒng)多任務(wù)實(shí)現(xiàn)[D]. 謝昌宏.電子科技大學(xué) 2016
[8]基于CPCI總線標(biāo)準(zhǔn)的數(shù)據(jù)采集系統(tǒng)設(shè)計(jì)與實(shí)現(xiàn)[D]. 王天馳.浙江大學(xué) 2016
[9]基于SOPC的控制模塊及其IP核設(shè)計(jì)技術(shù)研究[D]. 葉宇飛.浙江大學(xué) 2016
[10]高準(zhǔn)確度時(shí)間間隔測(cè)量技術(shù)研究[D]. 孫倩.西安電子科技大學(xué) 2015



本文編號(hào)：3457960