以TSVs（Through Silicon Vias）為核心的2.5D/3D集成技術極大地減少了堆疊芯片中的互連線長度,使芯片的集成密度和帶寬均得到了提高,并降低了系統(tǒng)功耗。與傳統(tǒng)的二維集成電路相比,2.5D/3D集成電路具有低延時、低功耗和高寬帶等優(yōu)點。然而由于2.5D/3D集成電路的高密度集成,使得2.5D/3D集成電路在制造過程中更容易引入故障。例如,由于2.5D集成電路綁定前轉接板上的互連線密度很大,互連線的故障率很高,而任一互連線出現(xiàn)開路或短路故障都會造成整個電路的失效。此外2.5D/3D集成電路綁定后由于TSVs密度大,則TSVs之間產生串擾故障的可能性極大,一旦產生串擾故障,則整個集成電路也會無法正常工作。因而為提高2.5D/3D集成電路的成品率,需要研究并提供低成本、高故障覆蓋率的測試方法。本文針對2.5D集成電路綁定前轉接板測試,以及2.5D/3D集成電路綁定后的TSVs測試提出了有效的解決方案,主要工作如下:1.提出了基于輔助轉接板和熔絲的2.5D集成電路綁定前轉接板測試策略。通過在輔助轉接板上布置熔絲和導線,然后再將輔助轉接板與待測試轉接板連接,在僅使用一塊輔助轉... 

【文章來源】：合肥工業(yè)大學安徽省 211工程院校 教育部直屬院校

【文章頁數(shù)】：64 頁

【學位級別】：碩士

【文章目錄】：
致謝
摘要
abstract
第一章 緒論
    1.1 研究背景和意義
    1.2 國內外研究現(xiàn)狀
    1.3 文章內容概述和結構安排
第二章 2.5D/3D-IC及其測試技術概述
    2.1 2.5D與3D-IC概述
        2.1.1 2.5D IC概述
        2.1.2 3D IC概述
        2.1.3 TSVs和轉接板技術
    2.2 2.5D IC測試技術概述
        2.2.1 2.5D IC測試挑戰(zhàn)
        2.2.2 2.5D IC綁定前測試
        2.2.3 2.5D IC綁定中測試
        2.2.4 2.5D IC綁定后測試
    2.3 3D IC測試技術概述
        2.3.1 3D IC測試挑戰(zhàn)
        2.3.2 3D IC綁定前測試
        2.3.3 3D IC綁定中測試
        2.3.4 3D IC綁定后測試
第三章 基于輔助轉接板和熔絲的2.5D集成電路綁定前測試策略
    3.1 引言
    3.2 測試策略
        3.2.1 待測試轉接板中的線網分組策略
        3.2.2 分組間熔絲連接策略
    3.3 實驗結果與分析
    3.4 本章小結
第四章 TSVs串擾故障分組測試和診斷策略
    4.1 引言
    4.2 TSVs分組算法
    4.3 串擾故障測試架構
    4.4 實驗結果和分析
        4.4.1 TSVs分組算法分析
        4.4.2 測試架構硬件開銷分析
        4.4.3 TSVs測試和診斷時間分析
    4.5 本章小結
第五章 總結與展望
    5.1 總結
    5.2 展望
參考文獻
攻讀碩士學位期間的學術活動及成果情況


【參考文獻】：
期刊論文
[1]一種3D堆疊集成電路中間綁定測試時間優(yōu)化方案[J]. 常郝,梁華國,蔣翠云,歐陽一鳴,徐輝.  電子學報. 2015(02)
[2]3D IC集成與硅通孔（TSV）互連[J]. 童志義.  電子工業(yè)專用設備. 2009(03)
[3]SoC測試的發(fā)展趨勢及挑戰(zhàn)——安捷倫科技93000 SoC測試系統(tǒng)的解決方案[J]. 楊廣宇.  半導體技術. 2003(03)

博士論文
[1]三維集成電路測試關鍵技術研究[D]. 常郝.合肥工業(yè)大學 2015



本文編號：3452821