發(fā)布時(shí)間：2021-10-13 18:16

　　系統(tǒng)級封裝為集成電路領(lǐng)域中全球近期開發(fā)的熱點(diǎn)封測技術(shù)之一。系統(tǒng)級封裝技術(shù),是采用MCM技術(shù)可把模擬電路、數(shù)字電路、存儲器、功率器件、光電器件、微波器件及各類片式化元器件有效地組裝在封裝體內(nèi),形成單一半導(dǎo)體集成電路不可能完成的多功能部件、子系統(tǒng)或系統(tǒng)�？墒咕�路之間串?dāng)_噪聲減少、阻抗很容易有效控制等,從而使集成電路整體性能得以提高。未來集成電路技術(shù),無論是其特征尺寸、芯片面積和芯片包含的晶體管數(shù),還是其發(fā)展軌跡和IC封裝,發(fā)展主流都是:芯片規(guī)模越來越大,面積迅速減小;封裝體積越來越小,功能越來越強(qiáng);厚度變薄,引線間距不斷縮小,引線也越來越多,并從兩側(cè)引腳到四周引腳,再到底面引腳;封裝成本越來越低,封裝的性能和可靠性越來越高,單位封裝體積、面積上的IC密度越來高,線寬越來越細(xì),并由單芯片封裝向多芯片封裝方向發(fā)展。近年來,倒裝芯片的芯片固定方法作為最成功的封裝技術(shù)之一出現(xiàn)。倒裝芯片被用在射頻系統(tǒng)中,這可以在根本上使其寄生效益最小化。倒裝芯片由于使用了球陣列來進(jìn)行電接觸,使得寄生電感最小化并且提供最適宜的方法使視頻信號傳導(dǎo)到下一集成層級。本文通過對封裝關(guān)鍵技術(shù)和關(guān)鍵工藝進(jìn)行研究與開發(fā),將完成多芯... 

【文章來源】：北京工業(yè)大學(xué)北京市 211工程院校

【文章頁數(shù)】：93 頁

【學(xué)位級別】：碩士

【部分圖文】：

全球封測代工產(chǎn)業(yè)值評估Fig.1-2Evaluationofglobalsealingandtestingindustryvalue多芯片系統(tǒng)級封裝產(chǎn)品主要包含高端CPU、GPU、FPGA、網(wǎng)絡(luò)處理器、移

圖 2-2 射頻集成電路系統(tǒng)級倒裝封裝產(chǎn)品的工藝流程Fig. 2-2 Process flow of RF integrated circuit system level flip chip packaging products2.2.2 工序說明移動終端用射頻集成電路系統(tǒng)級封裝產(chǎn)品的工藝流程和工序說明如下（按自前至后順序）：① 上膠膜（Tapping）覆膠膜于晶圓表面，在晶圓研磨過程中保護(hù)晶面。② 晶圓背面研磨（Wafer Back Grinding）將晶圓研磨到客戶或制程需求的厚度。③ 去膠膜（De-tapping）去除之前貼上保護(hù)晶圓線路的膠膜，以便后制程作業(yè)。④ 晶元貼膜（Wafer Mount）將切割膠膜貼合在晶元背面，并固定在鐵框上。⑤ 晶圓切割（Wafer Saw）

頂層金屬厚度 Top Metal Thickness (um) NA焊盤下是否有電路 CUP or not NA芯片識別方式 Die ID Option: Mapping or Die Inked □Mapping INK（4）基板信息和設(shè)計(jì)要求 Substrate Information and Design Requirement① 基板材料 Substrate Material: 鎳鈀金 ENEPIG② 基板厚度 Substrate Thickness(mm):240um③ 基板層數(shù) Substrate Layer: 2 層（5）表面貼裝 SMT 共需 21 個(gè)器件尺寸規(guī)格為 0201 的電容 Capacitance（6）芯片倒裝 Flip Chip① 凸塊類型 Bump Type ：copper pillar② 凸塊直徑 Bump Diameter Required (um)：80um③ 凸塊最小間距 Bump Min. Pitch (um): 170um④ 凸塊高度 Bump Height Required (um): 40+25um⑤ 凸塊數(shù)目 Number of Bumps:34⑥ 凸塊圖 Bump Diagram Available or Not 如圖 3-1 所示

【參考文獻(xiàn)】：
期刊論文
[1]芯片底部填充膠的應(yīng)用探討[J]. 秦蘇瓊,王志,吳淑杰,譚偉.  電子工業(yè)專用設(shè)備. 2017(04)
[2]Flip Chip技術(shù)在集成電路封裝中的應(yīng)用[J]. 高峰.  電子世界. 2015(24)
[3]倒裝芯片散熱技術(shù)研究[J]. 黃鉑.  電子技術(shù)與軟件工程. 2015(11)
[4]倒裝芯片鍵合技術(shù)發(fā)展現(xiàn)狀與展望[J]. 葉樂志,唐亮,劉子陽.  電子工業(yè)專用設(shè)備. 2014(11)
[5]倒裝芯片封裝技術(shù)概論[J]. 張文杰,朱朋莉,趙濤,孫蓉,汪正平.  集成技術(shù). 2014(06)
[6]倒裝芯片封裝技術(shù)的發(fā)展[J]. 劉培生,楊龍龍,盧穎,黃金鑫,王金蘭.  電子元件與材料. 2014(02)
[7]電子封裝與微組裝密封技術(shù)發(fā)展[J]. 王俊峰.  電子工藝技術(shù). 2011(04)
[8]射頻系統(tǒng)的系統(tǒng)級封裝[J]. 陳國輝,鄭學(xué)仁,劉漢華,鄭健.  電子產(chǎn)品可靠性與環(huán)境試驗(yàn). 2005(01)
[9]中國及亞太地區(qū)的倒裝芯片封裝技術(shù)[J]. 楊建生,徐元斌.  電子質(zhì)量. 2001(10)

博士論文
[1]基于倒裝焊接的電子封裝器件熱性能的研究[D]. 楊鶯.中南大學(xué) 2008

碩士論文
[1]低成本倒裝芯片封裝策略[D]. 左衛(wèi)松.復(fù)旦大學(xué) 2008



本文編號：3435172