發(fā)布時(shí)間：2021-09-30 15:34

　　由于電子技術(shù)的飛速發(fā)展,電子元件在PCB板上越來(lái)越密集,芯片趨向尺寸微小化,工作功率也更高,由此引起了一系列的技術(shù)問(wèn)題,其中電子設(shè)備工作時(shí)的熱負(fù)荷是影響其工作穩(wěn)定性的重要因素。智能優(yōu)化算法熱布局優(yōu)化是降低電子元件熱負(fù)荷的方法之一,該方法不僅成本低且效果明顯。本文在更接近真實(shí)PCB板的結(jié)構(gòu)特征下,分析不同的覆銅型式對(duì)智能優(yōu)化算法優(yōu)化PCB板上電子元件熱布局效果的影響,驗(yàn)證智能優(yōu)化算法的實(shí)際效果。本文利用紅外熱成像技術(shù)進(jìn)行了實(shí)驗(yàn)研究,實(shí)驗(yàn)中改變PCB板銅層厚度、元件距離、覆銅面積,通過(guò)采集不同覆銅型式下電子元件的表面溫度得到不同的覆銅型式對(duì)智能優(yōu)化算法熱布局的影響。實(shí)驗(yàn)結(jié)果表明,不同覆銅型式下優(yōu)化布局電子元件的全局最高溫度都得到了不同程度的下降,并且銅層厚度越小,元件距離越近,覆銅面積越大熱布局優(yōu)化效果更明顯。本文利用三維仿真軟件Icepak進(jìn)行了仿真研究。并將不同覆銅型式下實(shí)驗(yàn)結(jié)果與仿真結(jié)果進(jìn)行了對(duì)比。結(jié)果表明,覆銅型式對(duì)PCB板上電子元件熱布局效果的影響規(guī)律與實(shí)驗(yàn)一致,同一覆銅型式下電子元件溫度實(shí)驗(yàn)值與仿真值的偏差小于10%,仿真模型精確度較高。并利用Static Structural... 

【文章來(lái)源】：長(zhǎng)安大學(xué)陜西省 211工程院校 教育部直屬院校

【文章頁(yè)數(shù)】：69 頁(yè)

【學(xué)位級(jí)別】：碩士

【部分圖文】：

實(shí)驗(yàn)系統(tǒng)簡(jiǎn)圖

第二章 覆銅型式對(duì)優(yōu)化布局效果影響實(shí)驗(yàn)研究一起。如圖 2.3 所示，從左到右分別為：PCB 板 a元件間距對(duì)優(yōu)化布局的效果的影響，PCB 上分布有的正方形槽（其中橫軸方向 5 個(gè)，縱軸方向 3 個(gè)）間的間距在橫軸方向上是 10mm，在縱軸方向是 5，槽的尺寸與芯片一致。

電源

【參考文獻(xiàn)】：
期刊論文
[1]一種堆疊式3D IC的最小邊界熱分析方法[J]. 余慧,吳昊,陳更生,童家榕.  電子學(xué)報(bào). 2012(05)
[2]電子設(shè)備散熱技術(shù)探討[J]. 呂洪濤.  電子機(jī)械工程. 2011(05)
[3]淺談電子設(shè)備熱控制方法及維護(hù)[J]. 王亞春.  中國(guó)新技術(shù)新產(chǎn)品. 2011(11)
[4]表面響應(yīng)法在埋置型大功率多芯片微波組件熱布局中的應(yīng)用研究[J]. 陳品,吳兆華,黃紅艷,張生,畢唐文,趙強(qiáng).  電子質(zhì)量. 2011(01)
[5]飛行器設(shè)備熱設(shè)計(jì)、試驗(yàn)驗(yàn)證方法探討[J]. 劉兆洪,龐傳和.  航天器環(huán)境工程. 2009(S1)
[6]基于熱疊加模型的疊層3D多芯片組件芯片熱布局優(yōu)化研究[J]. 梁穎,黃春躍,閻德勁,李天明.  電子學(xué)報(bào). 2009(11)
[7]溫度測(cè)量技術(shù)現(xiàn)狀和發(fā)展概述[J]. 楊永軍.  計(jì)測(cè)技術(shù). 2009(04)
[8]電子裝備熱控新技術(shù)綜述(上)[J]. 平麗浩,錢(qián)吉裕,徐德好.  電子機(jī)械工程. 2008(01)
[9]電子設(shè)備熱控制仿真技術(shù)述評(píng)[J]. 謝德仁,景莘慧.  電子機(jī)械工程. 2007(05)
[10]基于遺傳算法的表面組裝電子元件熱布局優(yōu)化[J]. 閻德勁,周德儉,黃春躍,李天明.  電子機(jī)械工程. 2007(02)

碩士論文
[1]電路組件熱仿真建模方法研究與熱設(shè)計(jì)[D]. 高山.電子科技大學(xué) 2013
[2]快速插拔航天電子機(jī)箱關(guān)鍵技術(shù)研究[D]. 李亮.沈陽(yáng)航空航天大學(xué) 2013



本文編號(hào)：3416156