隨著集成電路產(chǎn)業(yè)的快速發(fā)展,電子產(chǎn)品越來越受到歡迎。特別是半導體工藝的不斷發(fā)展,芯片的工作頻率和集成度的不斷提高,功耗已經(jīng)成為集成電路（IC）設(shè)計者必須考慮的關(guān)鍵因素,研究高效的低功耗IC設(shè)計方法已然變得越來越重要。本文基于40nm工藝,實現(xiàn)了一款MCU芯片的低功耗物理設(shè)計,芯片規(guī)模（Gates）約600萬門,時鐘頻率為180MHz。本文是基于Synopsys最新布局布線工具IC Compiler Ⅱ（ICC Ⅱ）進行的相關(guān)低功耗物理設(shè)計的研究,文章首先介紹了集成電路的發(fā)展歷史和低功耗研究現(xiàn)狀,然后介紹了 CMOS功耗的來源及理論,在此基礎(chǔ)上,提出了40nm工藝的低功耗設(shè)計思想,并介紹了物理設(shè)計中常用的幾種低功耗技術(shù)方法。最后,詳細闡述了低功耗設(shè)計方法在MCU芯片物理設(shè)計中的具體實現(xiàn),并通過功耗對比分析證明了本文提出的低功耗方法的顯著效果。在低功耗布圖規(guī)劃階段,根據(jù)不同的低功耗單元的結(jié)構(gòu),采取了不同的布局方式和電源引腳的連接方式,特別是電平轉(zhuǎn)換單元,為了使此單元供電充足,本文并沒有采取傳統(tǒng)的電源軌道供電方式,而是將其電源引腳優(yōu)先連接到電源條線上,從而更好的發(fā)揮其使到達該區(qū)域信號的電壓擺... 

【文章來源】：天津工業(yè)大學天津市

【文章頁數(shù)】：90 頁

【學位級別】：碩士

【部分圖文】：

工藝變化引起動態(tài)和靜態(tài)功耗的變化趨勢

。設(shè)計的不同階段對集成電路的功耗進行一個施進行優(yōu)化。??藝節(jié)點的不斷發(fā)展，比如現(xiàn)在普遍４０ｎｍ、２８的性能要求越來越高，規(guī)模也越來越大，低的越來越重要。??來源及原理??路而言，功耗的主要來源是動態(tài)功耗和靜功耗組成，而靜態(tài)功耗又叫泄露功耗１２１。如ＮＭＯＳ管共同構(gòu)成的ＣＭＯＳ反相器電路，析ＣＭＯＳ電路功耗的主要來源。ＣＭＯＳ電?＾ｓｗｉｔｃｈｉｎｇ?＾ｓｌｔｏｒｔ?ｌｅａｋａｇｅ?－?＾ｓｗｉｔｃｈｉｎｇ?＾ｓｈｏｒｔ?＾ｌ

是一個反相器，在每一個開關(guān)周期，負載電到低的整個轉(zhuǎn)換過程中，消耗一定數(shù)量的能量，Ｅｎｅｒｇｙ?Ｉ?ｔｒａｎｓｉｔｉｏｎ?＝?Ｑ?？?Ｖ＾Ｄ是負載電容，Ｖｒｏ是電源電壓�？梢园验_關(guān)＝?Ｅｎｅｒｇｙ?／?ｔｒａｎｓｉｔｉｏｎ?？ｆ?＝?ＣＬ－Ｖ＾Ｄ－?Ｐｔｍｎｓ?■?ｆｃｌｏｃｋ換頻率，Ｐ＿ｓ是時鐘發(fā)生變化時輸出端的轉(zhuǎn)如果進一■步定義：??ＣｅＪＩ＝Ｐｌｒｍｓ－ＣＬ容，表示每個時鐘周期進行開關(guān)的平均電容，我們熟悉的形式：??＾ｓｗｉｔｃｈｉｎｇ?￣?＇?＾ＤＤ?＇?ｆｃｌｕｃｋ，我們可以看出開關(guān)功耗的大小與輸入信號的

【參考文獻】：
期刊論文
[1]摩爾定律面臨挑戰(zhàn) 轉(zhuǎn)戰(zhàn)移動賦新內(nèi)涵[J]. 右舍.  通信世界. 2015(14)
[2]集成電路及其可靠性分析[J]. 蔣樂燕,葉知秋,王衛(wèi)龍.  電子制作. 2014(04)
[3]ASIC后端設(shè)計中的時鐘樹綜合[J]. 周廣,何明華.  現(xiàn)代電子技術(shù). 2011(08)
[4]硅設(shè)計鏈擴展低功耗設(shè)計協(xié)作[J]. George Kuo,周俊峰.  電子設(shè)計應用. 2006(07)
[5]微電子技術(shù)發(fā)展主要方向簡介[J]. 孟鳳果.  集團經(jīng)濟研究. 2007 (08)

博士論文
[1]低功耗雙界面CPU智能卡芯片的研究與設(shè)計[D]. 王明宇.復旦大學 2011
[2]VLSI物理設(shè)計中布局及有約束的布局優(yōu)化[D]. 李康.電子科技大學 2010
[3]超薄柵氧MOS器件柵泄漏電流研究[D]. 胡仕剛.西安電子科技大學 2009

碩士論文
[1]基于28nm GPU芯片低功耗技術(shù)研究及其物理實現(xiàn)[D]. 孟令俐.中國科學院大學(工程管理與信息技術(shù)學院) 2016
[2]納米級工藝VLSI芯片低功耗物理設(shè)計研究[D]. 朱仁根.杭州電子科技大學 2015
[3]基于時鐘網(wǎng)絡(luò)的低功耗物理設(shè)計方法研究與實現(xiàn)[D]. 張弛.國防科學技術(shù)大學 2014
[4]低功耗手機基帶芯片的時鐘管理模塊的設(shè)計與驗證[D]. 姚艷麗.西安電子科技大學 2014
[5]YHFT-DX芯片低功耗物理設(shè)計的研究與實現(xiàn)[D]. 熊俊峰.國防科學技術(shù)大學 2013
[6]SOC低功耗物理設(shè)計中電源網(wǎng)絡(luò)分析與研究[D]. 姜龍.南京理工大學 2013
[7]FT-XV抗輻射多核處理器物理設(shè)計中串擾的研究與優(yōu)化[D]. 徐亮.國防科學技術(shù)大學 2013
[8]UHF RFID電子標簽芯片的低功耗物理設(shè)計與時鐘樹綜合[D]. 李娜.西安電子科技大學 2013
[9]手機基帶芯片的低功耗設(shè)計[D]. 孫騰達.西安電子科技大學 2013
[10]SoC低功耗技術(shù)的研究及在物理設(shè)計中的應用[D]. 張智勝.安徽大學 2012



本文編號：3411856