發(fā)布時(shí)間：2021-09-05 05:46

　　高速高精度的流水線型模數(shù)轉(zhuǎn)換器（Pipeline ADC）廣泛應(yīng)用于通信、軍工、醫(yī)療等領(lǐng)域,而采樣保持電路（Sample and Hold Circuit, S/H）是Pipeline ADC中最重要的組成部分之一,它決定了整個(gè)ADC的性能,因此,設(shè)計(jì)高速高精度的Pipeline ADC中的采樣保持電路對于ADC的研究和設(shè)計(jì)具有重大的意義。論文設(shè)計(jì)了一種應(yīng)用于14bit25OMS/s流水線型ADC的采樣保持電路。論文介紹了近幾年ADC的發(fā)展現(xiàn)狀和研究熱點(diǎn)；詳細(xì)分析了Pipeline ADC和適用于本論文設(shè)計(jì)要求的時(shí)間交織型ADC的工作原理,以及時(shí)間交織系統(tǒng)可能引入的幾種誤差,如失調(diào)不匹配、轉(zhuǎn)換增益不匹配、采樣時(shí)刻偏差等；設(shè)計(jì)了一種采用增益自舉技術(shù)的折疊共源共柵運(yùn)算放大器；完成了高性能的傳輸門（CMOS）開關(guān)和自舉（Bootstrap）開關(guān)的設(shè)計(jì)；根據(jù)噪聲、功耗以及版圖面積綜合計(jì)算了采樣電容的值：改進(jìn)了一種通道間運(yùn)算放大器共享技術(shù),減少了運(yùn)算放大器的個(gè)數(shù)以降低功耗：設(shè)計(jì)了一種應(yīng)用于時(shí)間交織型模數(shù)轉(zhuǎn)換器中的二分頻電路,起到對準(zhǔn)時(shí)鐘相位的作用。整體電路只用到一個(gè)運(yùn)算放大器,由兩個(gè)通道在不同相... 

【文章來源】：東南大學(xué)江蘇省 211工程院校 985工程院校 教育部直屬院校

【文章頁數(shù)】：66 頁

【學(xué)位級別】：碩士

【文章目錄】：
摘要
ABSTRACT
第一章 緒論
    1.1 論文的背景與意義
    1.2 國內(nèi)外研究現(xiàn)狀
    1.3 研究目標(biāo)和主要內(nèi)容
    1.4 組織結(jié)構(gòu)
第二章 時(shí)間交織型流水線ADC及采樣保持電路的概述
    2.1 流水線ADC的結(jié)構(gòu)和工作原理
    2.2 ADC的性能參數(shù)
        2.2.1 靜態(tài)參數(shù)
        2.2.2 動(dòng)態(tài)參數(shù)
    2.3 時(shí)間交織型ADC的結(jié)構(gòu)和工作原理
    2.4 時(shí)間交織型ADC的非理想因素
        2.4.1 失調(diào)不匹配的影響
        2.4.2 轉(zhuǎn)換增益不匹配的影響
        2.4.3 帶寬不匹配的影響
        2.4.4 采樣時(shí)刻偏差的影響
    2.5 采樣保持電路的原理及性能指標(biāo)
        2.5.1 采樣保持電路的基本原理
        2.5.2 采樣保持電路的性能指標(biāo)
        2.5.3 采樣保持電路的分類
    2.6 本章小結(jié)
第三章 采樣保持電路的設(shè)計(jì)與仿真
    3.1 整體結(jié)構(gòu)設(shè)計(jì)
        3.1.1 采樣保持電路的常用結(jié)構(gòu)
        3.1.2 時(shí)間交織型ADC中采樣保持電路的設(shè)計(jì)
    3.2 開關(guān)的分析與設(shè)計(jì)
        3.2.1 采樣保持電路的噪聲分析
        3.2.2 開關(guān)的設(shè)計(jì)
    3.3 采樣電容的分析與計(jì)算
    3.4 運(yùn)算放大器的設(shè)計(jì)
        3.4.1 運(yùn)算放大器的指標(biāo)確定
        3.4.2 運(yùn)算放大器結(jié)構(gòu)的對比
        3.4.3 增益自舉運(yùn)算放大器設(shè)計(jì)
        3.4.4 共模反饋電路設(shè)計(jì)
    3.5 時(shí)鐘產(chǎn)生電路設(shè)計(jì)
        3.5.1 時(shí)鐘的誤差來源及影響
        3.5.2 時(shí)鐘產(chǎn)生電路設(shè)計(jì)
    3.6 整體電路前仿真
    3.7 本章小結(jié)
第四章 版圖設(shè)計(jì)和后仿真
    4.1 數(shù)�；旌想娐分邪鎴D設(shè)計(jì)技術(shù)
        4.1.1 數(shù)字電路與模擬電路的隔離
        4.1.2 匹配性設(shè)計(jì)
        4.1.3 減小版圖寄生效應(yīng)
    4.2 采樣保持電路的版圖設(shè)計(jì)
    4.3 電路后仿真結(jié)果及分析
    4.4 本章小結(jié)
第五章 總結(jié)與展望
    5.1 總結(jié)
    5.2 展望
致謝
參考文獻(xiàn)
作者簡介



本文編號：3384793