近年來隨著集成電路的飛速發(fā)展,晶體管尺寸接近物理極限,工藝尺寸的縮減已經(jīng)難以提高集成電路的集成度,摩爾定律逐漸“失效”,然而三維集成技術(shù)的出現(xiàn)為解決這個問題帶來了希望。當(dāng)今的三維集成電路基于硅通孔（TSV）和三維集成技術(shù),將多層平面芯片進(jìn)行堆疊,從而大幅提高芯片的集成度和性能。但是三維集成電路相比于二維集成電路具有更大的噪聲,比如電力傳輸過程中電源分配網(wǎng)絡(luò)（PDN）上會產(chǎn)生大量的噪聲,導(dǎo)致電源完整性問題和封裝可靠性問題。近年來隨著芯片工作頻率越來越高,三維集成電路中PDN上的交流噪聲已經(jīng)成為影響芯片可靠性和電源完整性的主要因素。本文建立了三維集成電路中PDN的等效模型,該模型由TSV、Solder、VIA和P/G柵格組成。本文采用分割重組的方法,首先將三維PDN拆解為TSV、Solder、VIA和P/G柵格四個部分分別建模,然后通過寄生參數(shù)提取公式或軟件仿真方式提取其寄生參數(shù)值,最后根據(jù)物理結(jié)構(gòu)重組建立整個三維PDN的等效模型,并用S參數(shù)驗證了模型的正確性。相比于傳統(tǒng)模型,本文提出的模型在考慮了P/G柵格的寄生電阻和寄生電感的基礎(chǔ)上,加入了寄生電容的影響,且考慮了地線的影響。驗證結(jié)果表... 

【文章來源】：西安電子科技大學(xué)陜西省 211工程院校 教育部直屬院校

【文章頁數(shù)】：86 頁

【學(xué)位級別】：碩士

【部分圖文】：

三維集成技術(shù)


本文編號：3378076