伴隨著微電子技術(shù)不斷發(fā)展的腳步,電子產(chǎn)品最核心的元器件—金屬氧化物半導(dǎo)體場效應(yīng)晶體管（Metal-Oxide-Semiconductor Field Effect Transistor,MOSFET）的工藝尺寸持續(xù)減小,但是MOSFET的工作電壓不能隨著工藝持續(xù)降低,這使得功耗成為MOSFET面臨的主要挑戰(zhàn)。MOSFET熱電子發(fā)射的工作機制使其亞閾值擺幅無法低于60mV/dec,較高的亞閾值電流（關(guān)態(tài)泄漏電流）成為靜態(tài)功耗的主要來源。目前,研究者們提出的隧穿場效應(yīng)晶體管（Tunneling Field Effect Transistor,TFET）是一種有效的低功耗器件。TFET帶帶隧穿的導(dǎo)通機制打破了亞閾值擺幅高于60mV/dec的限制,其極低的關(guān)態(tài)泄漏電流大大降低了器件的功耗。普通的平面TFET是以柵控隧道二極管為基礎(chǔ)的。由于硅材料是間接帶隙,且禁帶寬度大,所以很小的開態(tài)電流是限制平面硅基TFET大規(guī)模應(yīng)用的主要因素。此外,復(fù)雜的重摻雜工藝也是TFET面臨的主要挑戰(zhàn)之一。近年來,研究者們設(shè)計了一些新結(jié)構(gòu)TFET,如異質(zhì)結(jié)TFET、U型溝道TFET（UTFET）、無摻雜TFET等。異... 

【文章來源】：西安電子科技大學陜西省 211工程院校 教育部直屬院校

【文章頁數(shù)】：177 頁

【學位級別】：博士

【部分圖文】：

工ntelCPU中焦成的元器樣折量的奪化趨熱

MOSFET 尺寸持續(xù)減小，但是 32nm 以下由于電源電壓不能持耗將成為制約其性能的主要因素。從圖 1.2 中可以看出，隨著，器件的靜態(tài)功耗和動態(tài)功耗均呈指數(shù)形式增加，特別是靜態(tài)工藝尺寸減小到 10nm 時，靜態(tài)功耗和動態(tài)功耗同等嚴重。一這兩種功耗的來源不同，關(guān)態(tài)泄漏電流是靜態(tài)功耗的主要來源的主要來源。式(1-1)[9]表示的是 MOSFET 的總功耗，第一項代，與電源電壓 Vdd的平方成正比，第二項為 MOSFET 的靜態(tài)態(tài)電流成正比。2d dd OFF ddP L CV f I V MOSFET 的工作電壓和關(guān)態(tài)電流均能降低時，其功耗將減小。幾納米以后，工作電壓很難降低，因此動態(tài)功耗無法持續(xù)降低 MOSFET 關(guān)態(tài)電流增加，這無疑增加了靜態(tài)功耗。由于動態(tài)電源電壓，所以目前許多研究者將 MOSFET 的功耗降低目標

ET 亞閾值擺幅降低措施SFET 在納米工藝下功耗大的問題，研究者們紛紛采取各降低關(guān)態(tài)泄漏電流。采取的措施主要包括：柵氧化層采用層電容；全耗盡絕緣體上硅(Fully Depleted Silicon on Ins藝降低器件的溝道電容；負電容晶體管(Negative CapaciFET)降低器件的體因子；隧穿晶體管(Tunneling Field Eff件的導(dǎo)通機制等。柵介質(zhì)采用高 k 材料MOS 工藝一直采用常規(guī)的 SiO2作為柵介質(zhì)。從前面的等尺寸的減小，器件的柵氧化層厚度減小，但是，SiO2厚度的。Muller[15]、Tang[16]、Neaton[17]等人通過理論和實驗.7nm 時，其帶隙結(jié)構(gòu)和絕緣特性將發(fā)生很大變化，這樣想的柵介質(zhì)。當柵介質(zhì)厚度減小到 1nm 以下時，超薄氧


本文編號：3374811