發(fā)布時間：2021-08-17 22:58

　　毫米波集成電路在高速/寬帶通信、雷達(dá)、探測等領(lǐng)域具有廣闊的前景。伴隨著CMOS工藝進(jìn)步,基于硅基CMOS設(shè)計低成本、低功耗的毫米波前端電路已成為可能。然而在毫米波頻段,特別是100 GHz以上,CMOS工藝襯底損耗的影響增大、MOS晶體管的有效跨導(dǎo)降低、擊穿電壓降進(jìn)一步降低以及缺少準(zhǔn)確器件模型等因素給電路設(shè)計帶來了挑戰(zhàn),如何通過無源元器件、電路結(jié)構(gòu)優(yōu)化,設(shè)計方法的探索,實(shí)現(xiàn)更高頻段硅基毫米波集成電路,已成為國際上的研究熱點(diǎn)。本論文基于硅基CMOS工藝,以毫米波收發(fā)前端系統(tǒng)為設(shè)計目標(biāo),圍繞毫米波收發(fā)前端集成電路設(shè)計展開了研究,主要的工作與創(chuàng)新如下:1)在D波段（110-170 GHz）,首次采用了（MOS）電容中和技術(shù),設(shè)計實(shí)現(xiàn)了 一款工作頻率范圍為110-147 GHz的低噪聲放大器,并在65 nm CMOS工藝上流片驗證。通過調(diào)節(jié)漏極電感各級放大器的主極點(diǎn)分布拓展帶寬,電路實(shí)現(xiàn)了37 GHz的3 dB帶寬,小信號增益最大值為14.9 dB,最小噪聲為7.8 dB。與當(dāng)前文獻(xiàn)報道對比,該電路在增益帶寬積方面的性能優(yōu)異。2)基于65 nm CMOS工藝,研究并設(shè)計了 一款高可靠性O(shè)OK功... 

【文章來源】：浙江大學(xué)浙江省 211工程院校 985工程院校 教育部直屬院校

【文章頁數(shù)】：153 頁

【學(xué)位級別】：博士

【部分圖文】：

圖１．１頻譜資源使用情況??高速、大數(shù)據(jù)通信和日益緊張的頻譜資源促進(jìn)了無線通信技術(shù)向著毫米波頻??

號焊盤與地焊盤之間的邊緣電容；２）、滿足工藝規(guī)則要求前提下，減小地焊盤上??的電阻和電感；３）、減小信號在所設(shè)計Ｇ－Ｓ－Ｇ焊盤上的傳輸損耗。??Ｇ－Ｓ－Ｇ測試焊盤俯視圖和截面圖如圖２所示。地焊盤采用了“格子”的方式??布線，滿足了工藝規(guī)則對金屬布線的要求，同時減小了地焊盤上引入的寄生電阻??和電感。以減小信號焊盤與地焊盤之間的邊緣電容為目標(biāo)，設(shè)計的信號焊盤的尺??寸為５０ｘ５５?ｐｍ２，小于地焊盤的尺寸（８０ｘ１０６．５叫ｎ２）。同時信號焊盤的金屬下方??沒有使用金屬地，減小了信號焊盤與金屬地之間的電容。地焊盤通過工藝中的最??低層金屬（Ｍｌ）在圖２中標(biāo)注為ＧＡ處相連，實(shí)現(xiàn)了?ＧＳＧ地焊盤同電位。此外，??通過優(yōu)化圖２中ＧＡ標(biāo)注處信號線與地焊盤之間的間距，可減小所設(shè)計Ｇ－Ｓ－Ｇ焊??盤的信號傳輸損耗。??７．＿：‘〒封?Ｇ?Ｓ?Ｇ??：?＂川ｎ?ｒｎＴｙｎ??＼醒分竊十嫩?Ｍ８＜－ｉ?■??……＂＇ｉ“?？．…??—＾?ｔ?ｍｉ?ｌ??圖２．１?Ｇ－Ｓ－Ｇ焊盤平面及截面示意圖??通過全電磁場仿真來評估Ｇ－Ｓ－Ｇ焊盤的傳輸性能，考慮電路在片測試時，??探針通常會壓在Ｇ－Ｓ－Ｇ焊盤中心位置

?１１０?１２０?１３０?１４０?１５０?１６０?１７０??■ＨＨ??圖２．?２?Ｇ－Ｓ－Ｇ焊盤ｐｏｒｔ不意圖及Ｓ參數(shù)曲線??２．１．２傳輸線??當(dāng)電路的工作頻率進(jìn)入毫米波頻段后，特別是１００?ＧＨｚ以上時，電路中的??匹配網(wǎng)絡(luò)或諧振器中使用的無源元件的電抗值變小，尺寸變小，并且隨著電路工??作頻率的提高，傳輸線的尺寸與１／８波長［３８］逐漸變得可比擬。同時，傳輸線設(shè)計??比較靈活，易于實(shí)現(xiàn)寬帶電路，且在電路的版圖設(shè)計中易于實(shí)現(xiàn)，被廣泛應(yīng)用于??電路設(shè)計中［％４（）］。根據(jù)使用的傳輸線上傳輸?shù)男盘柌煌�，將其分為傳輸單端信�??的單支線和傳輸差分信號的差分線兩種類型，分別如圖２．３?（ａ）和（ｂ）所示，??＿＿??（ａ）?（ｂ）??圖２．３承載單端信號的單支線（ａ）和承載差分信號的差分線（ｂ）??此外，在電路設(shè)計中，可以采用如圖２．４所示的折疊結(jié)構(gòu)的傳輸線，以減小??芯片面積。??本論文在設(shè)計傳輸線時


本文編號：3348671