在數(shù)字信號(hào)處理技術(shù)不斷發(fā)展的背景之下,諸如高性能數(shù)字示波器、無線通信基站以及軟件無線電等系統(tǒng)的數(shù)據(jù)處理速度在很大程度上越來越受制于模數(shù)轉(zhuǎn)換器的轉(zhuǎn)換速率。研究適用于能夠在射頻頻段對(duì)微弱信號(hào)進(jìn)行快速轉(zhuǎn)換的模數(shù)轉(zhuǎn)換器,對(duì)于提升上述整機(jī)系統(tǒng)的數(shù)據(jù)處理速度和準(zhǔn)確度具有重大意義。高速、高精度的模數(shù)轉(zhuǎn)換器逐漸成為學(xué)術(shù)界和工業(yè)界的研究熱點(diǎn)。在多種高速模數(shù)轉(zhuǎn)換器之中,折疊插值模數(shù)轉(zhuǎn)換器具有與全并行模數(shù)轉(zhuǎn)換器相當(dāng)?shù)霓D(zhuǎn)換速度。同時(shí),相比于全并行模數(shù)轉(zhuǎn)換器而言,在折疊插值模數(shù)轉(zhuǎn)換器中折疊技術(shù)和插值技術(shù)的運(yùn)用又使得轉(zhuǎn)換器中比較器數(shù)目得以減少,整體功耗和芯片面積得以降低,而其精度相比于全并行模數(shù)轉(zhuǎn)換器卻可以進(jìn)一步提高�；谡郫B插值模數(shù)轉(zhuǎn)換器在實(shí)現(xiàn)高轉(zhuǎn)換速度和高精度等方面的上述優(yōu)勢,本論文在架構(gòu)層面對(duì)其進(jìn)行了研究。首先,本論文結(jié)合傳統(tǒng)折疊插值架構(gòu),對(duì)折疊插值模數(shù)轉(zhuǎn)換器的結(jié)構(gòu)特點(diǎn)進(jìn)行了介紹,分析了折疊插值模數(shù)轉(zhuǎn)換器的工作原理,討論了折疊插值架構(gòu)中各結(jié)構(gòu)參數(shù)之間的約束關(guān)系。然后,在此基礎(chǔ)之上系統(tǒng)地探討了影響折疊插值模數(shù)轉(zhuǎn)換器速度和精度的關(guān)鍵因素,研究了利用多級(jí)級(jí)聯(lián)折疊技術(shù)來提高轉(zhuǎn)換器精度,以及利用流水線技術(shù)來提高轉(zhuǎn)換器... 

【文章來源】：合肥工業(yè)大學(xué)安徽省 211工程院校 教育部直屬院校

【文章頁數(shù)】：81 頁

【學(xué)位級(jí)別】：碩士

【部分圖文】：

圖３－８?１０－ｂｉｔ超高速折疊插值模數(shù)轉(zhuǎn)換器整體架構(gòu)??Ｆｉｇｕｒｅ?３－８?Ｏｖｅｒａｌｌ?Ａｒｃｈｋｅｃｔｕｒｅ?ｏｆ?１０－ｂｉｔ?Ｕｌｔｒａ－ｈｉｇｈ－ｓｐｅｅｄ??

操作的具體實(shí)施方法是在各級(jí)折疊插值模塊中插入級(jí)間采樣保持電路，相鄰??兩級(jí)的級(jí)間采樣保持電路在反相時(shí)鐘信號(hào)的控制之下，交替處于采樣階段和??保持階段。具體的工作過程如下圖３－９中所示。??ｃｌｋｐ?１?１??ｃｌｋｎ?１???Ｖｉｎ??Ｓｔａｇｅ?０?Ｓｔａｇｅ?１?Ｓ?化?ｇｅ?６??圖３－９級(jí)間流水線示意圖??Ｆｉｇｕｒｅ?３－９?Ｐｉｐｅｌｉ打ｅ?ｉ打ｓｉｄｅ?Ｑｕａ打ｔｉｚａｔｉｏ打?Ｃｈａ打ｎｅｌ??ｃｌｋｎ?ｒＬｒＬｒＬｎ＿ｎＬｒＬ＿ｒＬｒＬｒＬｒＬｒＬＴＬ??ｄｋｐｕ￣Ｌｒｍ＿ｒＬｎ＿ｒＬｎ＿ｎｊａ＿ｒＬｒＬＴ??圖３－１０級(jí)間采樣保持電路控制信號(hào)??Ｆｉｇｕｒｅ?３－１０?Ｇｏ打ｔｒｏｌ?Ｓｉｇｎａｌ?ｏｆ?Ｉ打ｔｅｒ－Ｓｔａｇｅ?Ｓａｍｐｌｅ?ａｎｄ?Ｈｏｌｄ?Ｃｉｒｃｕｉｔ??在上圖３－９中，各級(jí)對(duì)應(yīng)的級(jí)間采樣保持電路的控制時(shí)鐘依次為ｄｋｎ、??ｃｌｋｐ、ｄｋｎ、ｃｌｋｐ、ｄｋｎ、ｃｌｋｐ，共六級(jí)級(jí)間采樣保持電路。ｃｌｋｎ和ｃｌｋｐ對(duì)應(yīng)??的時(shí)序關(guān)系如圖３－１０所示。在本架構(gòu)中，約定在控制時(shí)鐘為高電平時(shí)，級(jí)??間采樣保持電路處于采樣階段，反之則處于保持階段。在控制信號(hào)的起始階??段，即輸入信號(hào)加到預(yù)放大器的瞬間，ｄｋｎ為高電平１，ｃｌｋｐ為低電平０。??此時(shí)，第一級(jí)、第Ｈ級(jí)和第五級(jí)的級(jí)間采樣保持電路處于采樣階段，第二級(jí)、??第四級(jí)和第六級(jí)的采樣保持電路處于保持階段。輸入信號(hào)經(jīng)過預(yù)放大器和第??一級(jí)折疊插值電路處理Ｗ后，被第一級(jí)采樣保持電路采樣，當(dāng)控制時(shí)鐘信號(hào)??發(fā)生翻轉(zhuǎn)Ｗ后

?第四章超高速ＡＤＣ行為級(jí)建模及仿真???上述模型中，變量ｄｖ＿ｒｅｆ是預(yù)放大器的線性放大范圍，ｄｖ是輸入信號(hào)??ｖｉｎ和參考電壓ｖｒｅｆ的差值，Ｒｓ是預(yù)放大器的電阻負(fù)載，Ｋｎ、Ｉｓｓｙ？及Ｍ分??別對(duì)應(yīng)的是輸入對(duì)管的工藝參數(shù)差分對(duì)尾電流及輸入對(duì)管的并??聯(lián)個(gè)數(shù)。在上述模型中，主要描述了流經(jīng)負(fù)載的差分電流是如何根據(jù)輸入信??號(hào)ｖｉｎ和參考電壓ｖｒｅｆ的差值進(jìn)行分配。具體的分配關(guān)系表示為：??化?ｍｐ＝Ｍ＊?Ｋｎ＊。＾?ｓｑｒｔ（（２?＊?Ｉｓｓ／（Ｋｎ＊?－（ｉｖ＊ｄｖ）；??上述關(guān)系中，化ｍｐ為代表差分電流的臨時(shí)變量，在－ｄｖ＿ｒｅｆ＜ｄｖ＜ｄｖ＿ｒｅｆ??范圍Ｗ內(nèi)，預(yù)放大器對(duì)輸入信號(hào)ｖｉｎ和參考電壓ｖｒｅｆ的差值進(jìn)行線性放大；??當(dāng)ｄｖ在上述范圍Ｗ外時(shí)，預(yù)放大器輸出端飽和，不再對(duì)上述差值進(jìn)行放大。??

【參考文獻(xiàn)】：
期刊論文
[1]1.8V 8 bit 200MS/s折疊插值模數(shù)轉(zhuǎn)換器設(shè)計(jì)[J]. 鄒涌,李冬梅.  電子測量技術(shù). 2009(06)
[2]超高速數(shù)據(jù)采集技術(shù)發(fā)展現(xiàn)狀[J]. 馬海潮.  測試技術(shù)學(xué)報(bào). 2003(04)

博士論文
[1]折疊內(nèi)插模數(shù)轉(zhuǎn)換器的高精度設(shè)計(jì)研究與實(shí)現(xiàn)[D]. 李曉娟.西安電子科技大學(xué) 2012
[2]折疊內(nèi)插模數(shù)轉(zhuǎn)換器的高速、低功耗低電壓設(shè)計(jì)方法研究[D]. 林儷.復(fù)旦大學(xué) 2010
[3]8位、500MS/s高速折疊內(nèi)插模數(shù)轉(zhuǎn)換器設(shè)計(jì)[D]. 曹寒梅.西安電子科技大學(xué) 2008
[4]千兆以太網(wǎng)中低電壓高速模數(shù)轉(zhuǎn)換器設(shè)計(jì)研究[D]. 陳誠.復(fù)旦大學(xué) 2005
[5]寬帶無線通信收發(fā)信機(jī)及其若干關(guān)鍵技術(shù)研究[D]. 何松柏.電子科技大學(xué) 2003

碩士論文
[1]高速折疊插值模數(shù)轉(zhuǎn)換器的設(shè)計(jì)[D]. 韓志偉.哈爾濱工業(yè)大學(xué) 2013
[2]64位RISC流核心主流水線的設(shè)計(jì)及優(yōu)化[D]. 趙齊.國防科學(xué)技術(shù)大學(xué) 2012
[3]65nm工藝下12比特50兆赫茲流水線模數(shù)轉(zhuǎn)換器設(shè)計(jì)研究[D]. 舒光華.復(fù)旦大學(xué) 2011
[4]超高速ADC折疊內(nèi)插結(jié)構(gòu)與電路設(shè)計(jì)[D]. 劉元.電子科技大學(xué) 2010
[5]14比特100兆采樣/秒流水線模數(shù)轉(zhuǎn)換器[D]. 羅磊.復(fù)旦大學(xué) 2009
[6]基于0.18μm CMOS工藝的超高速比較器的設(shè)計(jì)[D]. 韓寶妮.西安電子科技大學(xué) 2009
[7]GSPS超高速ADC系統(tǒng)設(shè)計(jì)與仿真[D]. 熊莉英.電子科技大學(xué) 2006
[8]數(shù)/�；旌想娐返男袨榧�(jí)設(shè)計(jì)和驗(yàn)證[D]. 劉曉穩(wěn).合肥工業(yè)大學(xué) 2005
[9]電源芯片中CMOS帶隙基準(zhǔn)源與微調(diào)的設(shè)計(jì)與實(shí)現(xiàn)[D]. 李永紅.電子科技大學(xué) 2005



本文編號(hào)：3344218