發(fā)布時間：2021-08-11 18:34

　　參考電壓模塊是集成電路系統(tǒng)中極為關鍵的模塊,普遍應用于數�；旌想娐分�,如A/D、D/A轉換器等,為系統(tǒng)提供精確而穩(wěn)定的基準參考量。作為參考電壓緩沖器,類線性穩(wěn)壓器面積小,靜態(tài)電流小,外圍器件少,能為系統(tǒng)提供低功耗、低噪聲的工作環(huán)境,在便攜式電子設備和無線通訊系統(tǒng)中越來越備受歡迎。隨著高精度電路系統(tǒng)的發(fā)展,電源電壓的降低,對參考電壓模塊中基準源與穩(wěn)壓器的要求也越發(fā)苛刻,傳統(tǒng)的基準源電路已經無法滿足應用需求,而傳統(tǒng)的線性穩(wěn)壓器轉換效率低,很大程度上降低了系統(tǒng)的壽命。首先,針對傳統(tǒng)的基準源溫度系數較高,精度低,輸出噪聲大,對于電源噪聲的抑制能力不足的問題,本文提出了一種全CMOS定制且基于零溫系數點（ZTC）的基準源,輔以溫度曲率補償技術以及有源衰減電路,大幅降低了溫度系數和輸出噪聲,提升了輸出電壓的電源噪聲抑制能力和精度。其次,由于傳統(tǒng)線性穩(wěn)壓器噪聲較大,電源抑制比較低,且瞬態(tài)響應較慢,無法勝任高速高精度系統(tǒng)的應用,本文提出了一種Master-Slave架構的類線性穩(wěn)壓電路,通過Slave鏡像單元置于各個系統(tǒng)本地,大大提升了緩沖輸出電壓的驅動能力以及瞬態(tài)響應速度,同時輔以低噪聲設計,減小了... 

【文章來源】：電子科技大學四川省 211工程院校 985工程院校 教育部直屬院校

【文章頁數】：80 頁

【學位級別】：碩士

【部分圖文】：

電阻共質心排列示例

電子科技大學碩士學位論文若器件由若干個完全相同的單元組成，則這若干個單元的排列方式也需要，一般將器件的重心置于這些陣列單元的對稱軸的交點處，單元器件按照順序，以使每個單元都擁有相同的質心點，稱為共質心排列，這種排列方式可減小藝制程中的壓力造成的梯度差異。如圖 4-2，4-3 所示，分別為電阻器件的共排列示例以及 MOS 器件的共質心排列示例。圖 4-2 電阻共質心排列示例

圖 4-4 MOS 器件平面工藝版圖平面示意圖Psub(p-)NMOS Nwell(n-)PMOS圖 4-5 MOS 器件平面工藝俯瞰示意圖的版圖設計，一般分為阱電阻與 Poly 電阻，分別如圖 4-6，

【參考文獻】：
期刊論文
[1]一種2V、9μA、15×10-6/℃高電源抑制CMOS帶隙電壓基準源[J]. 李文冠,姚若河,郭麗芳.  電子器件. 2008(05)
[2]低功耗CMOS電壓基準源的設計[J]. 郭麗芳,姚若河,李文冠.  現(xiàn)代電子技術. 2008(12)
[3]CMOS帶隙基準電壓源中的曲率校正方法[J]. 史侃俊,許維勝,余有靈.  現(xiàn)代電子技術. 2006(05)
[4]一種用于模數轉換器的高性能差分參考電壓源[J]. 李丹,葉菁華,洪志良.  半導體學報. 2005(11)
[5]線性補償型帶隙基準電壓源設計[J]. 曾健平,田濤,李宇,謝海情,鄒韋華.  宇航計測技術. 2005(04)

博士論文
[1]高性能低壓差線性穩(wěn)壓器研究與設計[D]. 王憶.浙江大學 2010

碩士論文
[1]分辨率可配置型高速SAR ADC的研究與設計[D]. 王偉.電子科技大學 2016
[2]亞閾值CMOS電壓基準源的研究與設計[D]. 黎進軍.華南理工大學 2012
[3]高精度高電源電壓抑制比CMOS帶隙基準源設計[D]. 林少波.西安電子科技大學 2012
[4]低壓帶隙基準源的設計[D]. 胡濱.西安電子科技大學 2011
[5]抗工藝漲落的高性能電壓基準源設計[D]. 田穎.西安電子科技大學 2010
[6]低壓差線性穩(wěn)壓器芯片的研制[D]. 楊金梅.大連理工大學 2008
[7]高電源抑制CMOS基準源的設計[D]. 張朵云.東南大學 2006



本文編號：3336676