隨著電力電子技術(shù)的發(fā)展,功率半導體器件越來越受到大家的重視,功率MOSFET作為功率半導體器件的重要分支,憑借其開關(guān)速度快,輸入阻抗高,工作頻率高,驅(qū)動電路簡單等優(yōu)點迅速占領(lǐng)了大部分的市場份額。橫向雙擴散MOSFET（LDMOS）結(jié)構(gòu)由于其制造工藝與CMOS制造工藝兼容,且易于集成而被廣泛應用于智能功率集成電路（SPIC）和高壓功率集成電路（HVIC）中。在LDMOS器件設計中,為了緩解擊穿電壓和導通電阻兩個關(guān)鍵參數(shù)之間的矛盾關(guān)系,介紹了幾種常用的結(jié)終端技術(shù),并對降低表面場技術(shù)（RESURF）和降低體內(nèi)場技術(shù)（REBULF）進行了詳細分析,在此基礎(chǔ)上,分別對低壓和高壓的LDMOS器件進行優(yōu)化設計和仿真驗證。在汽車電子,智能家居等應用環(huán)境中,作為核心的低壓LDMOS器件決定了整個電路的性能,因此低壓LDMOS器件的設計至關(guān)重要,本文設計了一款60V低壓LDMOS,詳細介紹了器件的工藝流程,分析了器件結(jié)構(gòu)的耐壓機理,并在此基礎(chǔ)上找出了影響器件電學性能的關(guān)鍵參數(shù),針對這些參數(shù)設計不同的仿真實驗,最終找到了一組較優(yōu)的參數(shù),仿真得到了閾值電壓為1.7V,擊穿電壓為106.4V,比導通電阻為4.7... 

【文章來源】：西南交通大學四川省 211工程院校 教育部直屬院校

【文章頁數(shù)】：63 頁

【學位級別】：碩士

【部分圖文】：

三種縱向功率MOSFET的橫截面結(jié)構(gòu)圖

然而溝槽底部大電場的限制使得 UMOS 僅適用于低壓低功耗場景。著工藝制造技術(shù)的提高，越來越多的結(jié)構(gòu)被研制出來，比如超結(jié)[12-n)結(jié)構(gòu)，分裂柵結(jié)構(gòu)[15]，W 型溝槽結(jié)構(gòu)[16]以及帶變 K 介質(zhì)的 UMOS[17]橫向功率 MOSFET 的研究現(xiàn)狀71 年 Y.Tarui 等 人 在 普 通 MOSFET 的 基 礎(chǔ) 上 提 出 了 橫 向 ET(LDMOS)結(jié)構(gòu)，如圖 1.3 所示。與普通 MOSFET 相比，LDMOS 采用，能有效控制溝道長度。P-base 區(qū)的作用在于提高源區(qū)下方的 P 型區(qū)濃區(qū)域與漂移區(qū)的橫向 PN 結(jié)發(fā)生穿通型擊穿，降低器件擊穿電壓，同時以調(diào)節(jié)器件的閾值電壓。LDMOS 在溝道和漏區(qū)之間引入了較長的輕摻區(qū)域減弱了器件的短溝道效應，降低了器件柵漏之間的寄生電容，增加電壓，相應的，漂移區(qū)的引入也大幅增加了器件的導通電阻。

擊穿電壓的提高，而這恰恰會使得導通電阻也增加，因此在設計時需要考慮之間的折中，各種結(jié)終端技術(shù)也因此誕生。而其中在設計 LDMOS 時最常用是降低表面場技術(shù)了，而隨著薄外延 LDMOS 器件逐漸成為主流，降低體內(nèi)逐漸成為研究的重點，因此本章將著重介紹降低表面場和體內(nèi)場技術(shù)。 降低表面場技術(shù)LDMOS 一般做在輕摻雜的反型外延層之上，如圖 2-1 所示。反向耐壓情況下源極接地，漏極外加偏置電壓，此時不僅橫向的 P-base/N-drift 結(jié)對漂移區(qū)有，同時襯底對漂移區(qū)也起到輔助耗盡作用，如果此時漂移區(qū)被完全耗盡，橫場將會呈“M 型”分布，縱向電場則會呈三角形分布。如果表面電場峰值達電場，擊穿將發(fā)生在體內(nèi)，相比沒有輕摻雜異型外延層的 LDMOS，該結(jié)構(gòu)可區(qū)濃度更高，且器件的擊穿電壓也更高，這就是 RESURF 技術(shù)。

【參考文獻】：
期刊論文
[1]具有縱向輔助耗盡襯底層的新型橫向雙擴散金屬氧化物半導體場效應晶體管[J]. 趙逸涵,段寶興,袁嵩,呂建梅,楊銀堂.  物理學報. 2017(07)
[2]從功率半導體器件發(fā)展看電力電子技術(shù)未來[J]. 胡強,王思亮,張世勇.  東方電氣評論. 2015(03)
[3]全耗盡型浮空埋層LDMOS的耐壓特性[J]. 成建兵,張波,李肇基.  半導體學報. 2008(02)
[4]場限環(huán)結(jié)構(gòu)電壓和邊界峰值電場分布及環(huán)間距優(yōu)化[J]. 何進,張興.  固體電子學研究與進展. 2003(02)
[5]場限環(huán)的簡單理論[J]. 陳星弼.  電子學報. 1988(03)

博士論文
[1]橫向高壓器件電場調(diào)制效應及新器件研究[D]. 段寶興.電子科技大學 2007

碩士論文
[1]高耐壓LDMOS器件結(jié)構(gòu)的設計研究[D]. 葛微微.電子科技大學 2013



本文編號：3314404