隨著電力電子技術(shù)的發(fā)展,功率半導(dǎo)體器件越來(lái)越受到大家的重視,功率MOSFET作為功率半導(dǎo)體器件的重要分支,憑借其開關(guān)速度快,輸入阻抗高,工作頻率高,驅(qū)動(dòng)電路簡(jiǎn)單等優(yōu)點(diǎn)迅速占領(lǐng)了大部分的市場(chǎng)份額。橫向雙擴(kuò)散MOSFET（LDMOS）結(jié)構(gòu)由于其制造工藝與CMOS制造工藝兼容,且易于集成而被廣泛應(yīng)用于智能功率集成電路（SPIC）和高壓功率集成電路（HVIC）中。在LDMOS器件設(shè)計(jì)中,為了緩解擊穿電壓和導(dǎo)通電阻兩個(gè)關(guān)鍵參數(shù)之間的矛盾關(guān)系,介紹了幾種常用的結(jié)終端技術(shù),并對(duì)降低表面場(chǎng)技術(shù)（RESURF）和降低體內(nèi)場(chǎng)技術(shù)（REBULF）進(jìn)行了詳細(xì)分析,在此基礎(chǔ)上,分別對(duì)低壓和高壓的LDMOS器件進(jìn)行優(yōu)化設(shè)計(jì)和仿真驗(yàn)證。在汽車電子,智能家居等應(yīng)用環(huán)境中,作為核心的低壓LDMOS器件決定了整個(gè)電路的性能,因此低壓LDMOS器件的設(shè)計(jì)至關(guān)重要,本文設(shè)計(jì)了一款60V低壓LDMOS,詳細(xì)介紹了器件的工藝流程,分析了器件結(jié)構(gòu)的耐壓機(jī)理,并在此基礎(chǔ)上找出了影響器件電學(xué)性能的關(guān)鍵參數(shù),針對(duì)這些參數(shù)設(shè)計(jì)不同的仿真實(shí)驗(yàn),最終找到了一組較優(yōu)的參數(shù),仿真得到了閾值電壓為1.7V,擊穿電壓為106.4V,比導(dǎo)通電阻為4.7... 

【文章來(lái)源】：西南交通大學(xué)四川省 211工程院校 教育部直屬院校

【文章頁(yè)數(shù)】：63 頁(yè)

【學(xué)位級(jí)別】：碩士

【部分圖文】：

三種縱向功率MOSFET的橫截面結(jié)構(gòu)圖

然而溝槽底部大電場(chǎng)的限制使得 UMOS 僅適用于低壓低功耗場(chǎng)景。著工藝制造技術(shù)的提高，越來(lái)越多的結(jié)構(gòu)被研制出來(lái)，比如超結(jié)[12-n)結(jié)構(gòu)，分裂柵結(jié)構(gòu)[15]，W 型溝槽結(jié)構(gòu)[16]以及帶變 K 介質(zhì)的 UMOS[17]橫向功率 MOSFET 的研究現(xiàn)狀71 年 Y.Tarui 等 人 在 普 通 MOSFET 的 基 礎(chǔ) 上 提 出 了 橫 向 ET(LDMOS)結(jié)構(gòu)，如圖 1.3 所示。與普通 MOSFET 相比，LDMOS 采用，能有效控制溝道長(zhǎng)度。P-base 區(qū)的作用在于提高源區(qū)下方的 P 型區(qū)濃區(qū)域與漂移區(qū)的橫向 PN 結(jié)發(fā)生穿通型擊穿，降低器件擊穿電壓，同時(shí)以調(diào)節(jié)器件的閾值電壓。LDMOS 在溝道和漏區(qū)之間引入了較長(zhǎng)的輕摻區(qū)域減弱了器件的短溝道效應(yīng)，降低了器件柵漏之間的寄生電容，增加電壓，相應(yīng)的，漂移區(qū)的引入也大幅增加了器件的導(dǎo)通電阻。

擊穿電壓的提高，而這恰恰會(huì)使得導(dǎo)通電阻也增加，因此在設(shè)計(jì)時(shí)需要考慮之間的折中，各種結(jié)終端技術(shù)也因此誕生。而其中在設(shè)計(jì) LDMOS 時(shí)最常用是降低表面場(chǎng)技術(shù)了，而隨著薄外延 LDMOS 器件逐漸成為主流，降低體內(nèi)逐漸成為研究的重點(diǎn)，因此本章將著重介紹降低表面場(chǎng)和體內(nèi)場(chǎng)技術(shù)。 降低表面場(chǎng)技術(shù)LDMOS 一般做在輕摻雜的反型外延層之上，如圖 2-1 所示。反向耐壓情況下源極接地，漏極外加偏置電壓，此時(shí)不僅橫向的 P-base/N-drift 結(jié)對(duì)漂移區(qū)有，同時(shí)襯底對(duì)漂移區(qū)也起到輔助耗盡作用，如果此時(shí)漂移區(qū)被完全耗盡，橫場(chǎng)將會(huì)呈“M 型”分布，縱向電場(chǎng)則會(huì)呈三角形分布。如果表面電場(chǎng)峰值達(dá)電場(chǎng)，擊穿將發(fā)生在體內(nèi)，相比沒(méi)有輕摻雜異型外延層的 LDMOS，該結(jié)構(gòu)可區(qū)濃度更高，且器件的擊穿電壓也更高，這就是 RESURF 技術(shù)。

【參考文獻(xiàn)】：
期刊論文
[1]具有縱向輔助耗盡襯底層的新型橫向雙擴(kuò)散金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管[J]. 趙逸涵,段寶興,袁嵩,呂建梅,楊銀堂.  物理學(xué)報(bào). 2017(07)
[2]從功率半導(dǎo)體器件發(fā)展看電力電子技術(shù)未來(lái)[J]. 胡強(qiáng),王思亮,張世勇.  東方電氣評(píng)論. 2015(03)
[3]全耗盡型浮空埋層LDMOS的耐壓特性[J]. 成建兵,張波,李肇基.  半導(dǎo)體學(xué)報(bào). 2008(02)
[4]場(chǎng)限環(huán)結(jié)構(gòu)電壓和邊界峰值電場(chǎng)分布及環(huán)間距優(yōu)化[J]. 何進(jìn),張興.  固體電子學(xué)研究與進(jìn)展. 2003(02)
[5]場(chǎng)限環(huán)的簡(jiǎn)單理論[J]. 陳星弼.  電子學(xué)報(bào). 1988(03)

博士論文
[1]橫向高壓器件電場(chǎng)調(diào)制效應(yīng)及新器件研究[D]. 段寶興.電子科技大學(xué) 2007

碩士論文
[1]高耐壓LDMOS器件結(jié)構(gòu)的設(shè)計(jì)研究[D]. 葛微微.電子科技大學(xué) 2013



本文編號(hào)：3314404