隨著人工智能時代的到來,大規(guī)模集成電路也進入高速發(fā)展階段,然而晶體管特征尺寸的不斷縮小,集成電路的尺寸和計算性能即將達到極限。因此新型電子元器件的發(fā)展變得至關重要。憶阻器是一種有記憶功能的非線性電阻,具有面積尺寸小、結構簡單、易于集成、功耗低、與CMOS工藝具有良好兼容性等特性。因此,憶阻器成為替代晶體管的理想器件之一。邏輯門電路是數(shù)字電路中最基本的邏輯元件,因此,設計基于CMOS憶阻器混合電路（MeMOS）單元的邏輯門具有重要的理論意義和實踐價值。本文在國內外研究基礎上,首先詳細介紹憶阻器的模型、工作原理和Ⅰ-Ⅴ特性曲線。然后根據憶阻器的阻變特性和電阻開關效應,提出一種基于MeMOS單元電路邏輯門設計方法。通過對該方法的電路理論分析及實驗仿真進一步驗證了該設計方法的正確性與合理性。接著本文設計了基于MeMOS單元的一系列基本邏輯門和復合邏輯門,并與傳統(tǒng)的邏輯門進行比較。在此基礎上,本文對邏輯電路級聯(lián)和多輸入擴展情況進行分析,設計基于香農表達式的算法來對任意輸入組合邏輯函數(shù)進行電路表達。本文還設計基于MeMOS單元的新一位全加器,通過Hspice仿真軟件驗證其正確性,并將它與其它基線實... 

【文章來源】：湖南大學湖南省 211工程院校 985工程院校 教育部直屬院校

【文章頁數(shù)】：60 頁

【學位級別】：碩士

【部分圖文】：

圖２．１憶阻器模型概覽??

單元電路瞬態(tài)分析??ｒａｎｓｉｅｎｔ?Ａｎａｌｙｓｉｓ）也叫做暫態(tài)分析，一般用于分生的過渡狀態(tài)，比如分析ＲＬＣ電路在接通、斷改變時，電路的電壓電流從先前的穩(wěn)態(tài)過渡到電路都存在暫態(tài)過程。暫態(tài)過程開始的瞬間可這些現(xiàn)象將會損壞電氣設備或元件。因此進行程，其意義在于驗證設計的電路中是否存在上這對邏輯門電路的設計具有理論性指導意義。??況下，ＭｅＭＯＳ單元電路的瞬態(tài)分析類似于標準經典的Ｓｈ〇Ｃｋｌｅｙｌ５４］模型，其中漏電流４表示＇ｌｍ（Ｗ／Ｌ）＆ｖ＾ＫＴ＼?（ＦＧＳ?＜?ＰＴＨ?：亞閾４?４｛（Ｌ?－心）心－〇．５〇，?（４?＜?Ｌ?ｋ?：０．５Ｋ（ＶＧＳ－ＶＴＨｆ，?（心?ＷＧＳ?－心：因子，ＦＴＨ為閾值電壓，灰為溝道寬度，Ｌ為

?Ｉ—Ｏ?Ｆ??Ｍｐ＋ｌ?＾?＊?＊?＊?＾?Ｍｒ??ＪＣｐ－ｌ?Ｘ，??圖３．１?ＭｅＭＯＳ單元電路結構??３．１．２?ＭｅＭＯＳ單元電路瞬態(tài)分析??瞬態(tài)分析（Ｔｒａｎｓｉｅｎｔ?Ａｎａｌｙｓｉｓ）也叫做暫態(tài)分析，一般用于分析含有儲能器件的??電路在換路后發(fā)生的過渡狀態(tài)，比如分析ＲＬＣ電路在接通、斷開、改接、電源突??變以及參數(shù)發(fā)生改變時，電路的電壓電流從先前的穩(wěn)態(tài)過渡到新的穩(wěn)態(tài)的情況。??直流電路和交流電路都存在暫態(tài)過程。暫態(tài)過程開始的瞬間可能會產生過沖電流、??過沖電壓現(xiàn)象，這些現(xiàn)象將會損壞電氣設備或元件。因此進行電路瞬態(tài)分析是一??個非常重要的過程，其意義在于驗證設計的電路中是否存在上述風險，并找出原??因和解決辦法。這對邏輯門電路的設計具有理論性指導意義。??在大多數(shù)情況下，ＭｅＭＯＳ單元電路的瞬態(tài)分析類似于標準的ＣＭＯＳ反相器。??這個分析是基于經典的Ｓｈ〇Ｃｋｌｅｙｌ５４］模型，其中漏電流４表示如下：??＇ｌｍ（Ｗ／Ｌ）＆ｖ＾ＫＴ＼?（ＦＧＳ?＜?ＰＴＨ?：亞閾值區(qū)）??４?４｛（Ｌ?－心）心－〇．５〇

【參考文獻】：
期刊論文
[1]雙極性憶阻器模型參數(shù)對蘊含邏輯門的影響[J]. 張波,蔡理,馮朝文,王森,楊曉闊,張明亮,秦濤,劉小強,崔煥卿.  微納電子技術. 2016(04)
[2]類腦智能研究的回顧與展望[J]. 曾毅,劉成林,譚鐵牛.  計算機學報. 2016(01)
[3]納米級尺寸參數(shù)對鈦氧化物憶阻器的特性影響[J]. 郭羽泉,段書凱,王麗丹.  物理學報. 2015(10)
[4]對稱三材料雙柵應變硅金屬氧化物半導體場效應晶體管二維解析模型[J]. 辛艷輝,劉紅俠,王樹龍,范小嬌.  物理學報. 2014(14)
[5]憶阻器實現(xiàn)邏輯門的方法研究[J]. 朱平平,甘朝暉,蔣旻.  微電子學與計算機. 2012(12)
[6]納米級工藝對微處理器設計的挑戰(zhàn)[J]. 胡偉武,李國杰.  中國集成電路. 2008(07)
[7]硅基集成電路的發(fā)展及其面臨的挑戰(zhàn)[J]. 方志鳴.  合肥工業(yè)大學學報(自然科學版). 2004(11)

博士論文
[1]基于憶阻器的自治容錯技術研究[D]. 黃達.國防科學技術大學 2014

碩士論文
[1]CMOS憶阻器混合邏輯門及其在數(shù)字電路設計中的應用[D]. 胡智鵬.湖南大學 2016
[2]基于憶阻器的加法器設計及其仿真分析[D]. 鄧輝.華中科技大學 2016
[3]基于憶阻器的非易失性存儲器研究[D]. 胡小方.西南大學 2012
[4]基于憶阻器的加法器和乘法器高效設計與模擬[D]. 張娜.國防科學技術大學 2011



本文編號：3290483