針對國內(nèi)星載數(shù)傳發(fā)射機無法實現(xiàn)載波頻率靈活可變的問題,提出了一種可配置輸出頻率的載波源方案。采用現(xiàn)場可編程門陣列（FPGA）和數(shù)模轉(zhuǎn)換器（DAC）相結(jié)合,實現(xiàn)參考頻率高精度可變且靈活配置鎖相環(huán)（PLL）中鑒相器的鑒相頻率,使載波源輸出頻率可程控配置。實測結(jié)果表明,載波源可實現(xiàn)任意配置X波段8.025～8.4 GHz的輸出中心頻點,相位噪聲優(yōu)于-66 dBc/Hz@100 Hz、-75 dBc/Hz@1 kHz、-80 dBc/Hz@10 kHz、-95 dBc/Hz@100 kHz、-120 dBc/Hz@1 MHz,雜散抑制度優(yōu)于-74 dBc,頻率分辨率小于10 Hz。相關(guān)電路替代專用直接數(shù)字頻率合成（DDS）芯片的功能,能適應空間應用環(huán)境。 

【文章來源】：壓電與聲光. 2020,42(04)北大核心

【文章頁數(shù)】：6 頁

【部分圖文】：

環(huán)路濾波器電路圖

與理論計算結(jié)果相比,實測結(jié)果與理論值相差約2 dB。這是因為理論值是在理想條件下計算獲得的,而實際應用中的電阻、電容等元器件會引入熱噪聲,以及電源引入的噪聲也會惡化相位噪聲。雜散抑制測試結(jié)果如圖8所示。在頻譜分析儀的顯示帶寬設(shè)置為6 GHz時,頻率源的遠端雜散抑制度接近-75 dBc。4 結(jié)束語

方案中系統(tǒng)功能模塊主要包括DDS模塊、PLL模塊、穩(wěn)壓電源模塊、低通濾波模塊及FPGA控制模塊,系統(tǒng)框圖如圖1所示。圖中,LPF表示低通濾波器,VCO表示壓控振蕩器,PD表示鑒相器,OCXO表示恒溫晶振,SPI表示串行外設(shè)接口。采用OCXO作為DDS的參考時鐘,用于獲得優(yōu)異的頻率穩(wěn)定度和相位噪聲性能。由于專用DDS芯片無法適應空間應用環(huán)境,采用FPGA和DAC芯片搭建電路實現(xiàn)DDS功能,通過改變FPGA中只讀存儲器(ROM)波形查找表的內(nèi)容及頻率控制字參數(shù)產(chǎn)生所需波形。但是DDS幾乎由數(shù)字部件組成,雜散抑制能力較差,因此,抑制DDS輸出雜散成為需解決的重要難題。OCXO輸出頻率通過DDS方式得到高精度可變信號,經(jīng)濾波后作為PLL的參考頻率,FPGA通過SPI串口配置PLL中PD的鑒相頻率,使載波源輸出8.025～8.4 GHz的中心頻點。2 實現(xiàn)方案

【參考文獻】：
期刊論文
[1]X頻段高頻譜純度頻率合成器設(shè)計[J]. 杜勇,胡天濤,賴寒昱,李光燦.  電訊技術(shù). 2019(03)
[2]一種寬帶低相噪頻率合成器的設(shè)計方法研究[J]. 代傳堂.  電波科學學報. 2018(06)
[3]基于DDS與PLL的C波段寬帶線性掃頻源[J]. 劉志強,沈亞飛,王文博,徐金平.  微波學報. 2018(04)
[4]具有小步進和低相噪的頻率合成器的設(shè)計[J]. 蔣佳男,馬忠松.  現(xiàn)代電子技術(shù). 2018(16)
[5]小型化寬帶微波頻率合成器設(shè)計[J]. 劉興,胡天濤.  電子科技. 2018(07)
[6]星用X波段一體化小型化數(shù)傳發(fā)射機設(shè)計[J]. 李廣才,魏文超,周少騫,秦奮,雷鳴.  電子技術(shù)與軟件工程. 2016(11)
[7]螢火一號火星探測器深空小型無線發(fā)射機技術(shù)[J]. 梁顯鋒,姜亞祥,耿浩,謝春堅.  上海航天. 2013(04)



本文編號：3285290