近年來,集成電路產(chǎn)業(yè)高速發(fā)展,如何提高電源管理系統(tǒng)的效率方面的研究顯得越來越重要。對于一個幾十伏的低壓功率溝槽MOSFET,其主要運用在DC-DC轉(zhuǎn)換器或微處理器中,其工作效率往往直接影響整個電路的工作效率。然而,其寄生體二極管的反向恢復(fù)特性的存在卻限制了其工作效率。為了避免MOSFET寄生體二極管的反向恢復(fù)特性的影響,人們通常將一個肖特基二極管與之并聯(lián)。如何實現(xiàn)兩者的集成,顯得尤為重要。本文在現(xiàn)有的一些集成結(jié)構(gòu)的基礎(chǔ)上,發(fā)現(xiàn)可以在原有Trench VDMOS的溝槽接觸孔的底部來形成肖特基接觸,繼而達(dá)到集成肖特基二極管的目的。傳統(tǒng)的集成結(jié)構(gòu)往往是分陣列式集成,整個芯片分為兩部分,一部分為Trench MOSFET,另一部分為肖特基二極管。本文所采用的結(jié)構(gòu)能夠在每個Trench之間形成肖特基接觸,無需在芯片上單獨劃出肖特基二極管區(qū)域,節(jié)省了芯片的面積。本文首先通過仿真分析了其結(jié)構(gòu)參數(shù)對器件擊穿電壓,閾值電壓,正向?qū)ㄌ匦砸约胺聪蚧謴?fù)特性的影響,從而得出最佳的結(jié)構(gòu)參數(shù);并在此基礎(chǔ)上對器件的終端結(jié)構(gòu)進行了設(shè)計,最終,設(shè)計出版圖并確定了整個器件的工藝流程。仿真結(jié)果顯示,本文所設(shè)計的集成肖特基二... 

【文章來源】：東南大學(xué)江蘇省 211工程院校 985工程院校 教育部直屬院校

【文章頁數(shù)】：78 頁

【學(xué)位級別】：碩士

【部分圖文】：

幾種功率半導(dǎo)體器件的應(yīng)用范圍功率MOSFET是一種功率場效應(yīng)器件，其發(fā)展過程基本上是在保留和發(fā)揮MOSFET1001K10K100K1M10M100M1G1MOSFET頻率（Hz）

圖 1-14（b） 平面接觸的 Trench MOSFET 結(jié)構(gòu)與肖特基二極管的集成森美（Alpha&OmegaSemiconductors）公司的 AON7702 芯片為例，該芯述的集成方式，采用 DNF3x3 封裝。芯片的耐壓為 30V，Vgs=10V 時，ID4.5V 時，芯片的導(dǎo)通電阻 Rdson為 14mΩ，當(dāng) Vgs=10V 時，芯片的導(dǎo)通電CELL

圖 1-16 美國通用半導(dǎo)體提出的結(jié)構(gòu)美國飛兆半導(dǎo)體公司的 Daniel Calafut 和 San Jose 同樣利用了溝槽式肖特基二極管提出了如圖 1-17 所示的結(jié)構(gòu)。該結(jié)構(gòu)同樣包括兩個部分，即 TrenchMOSFET 單元基二極管單元，兩個部分使用同樣的溝槽，Trench MOSFET 區(qū)的溝槽間形成體區(qū)

【參考文獻】：
期刊論文
[1]功率MOSFET器件柵電荷測試與分析[J]. 張文濤,皓月蘭.  電子與封裝. 2016(06)
[2]功率MOSFET雪崩能量及雪崩失效分析[J]. 劉松,楊營.  電子技術(shù)應(yīng)用. 2016(04)
[3]溝槽形狀對硅基溝槽式肖特基二極管電學(xué)特性的影響[J]. 翟東媛,趙毅,蔡銀飛,施毅,鄭有炓.  物理學(xué)報. 2014(12)
[4]功率半導(dǎo)體器件與功率集成技術(shù)的發(fā)展現(xiàn)狀及展望[J]. 孫偉鋒,張波,肖勝安,蘇巍,成建兵.  中國科學(xué):信息科學(xué). 2012(12)
[5]動態(tài)死區(qū)抑制MOSFET反向恢復(fù)電流的研究[J]. 李思奇,郭犇,蔣曉華.  電力電子技術(shù). 2010(07)
[6]減小VDMOS密勒電容和反向恢復(fù)電荷的研究[J]. 肖志強,向軍利,衡草飛,陳林,曾天志,陳萬軍,張波.  微電子學(xué). 2005(03)
[7]基于P-N結(jié)反向恢復(fù)過程的吸收電路的仿真設(shè)計[J]. 張斌,王輝,李增印,李全香.  機車電傳動. 2003(06)
[8]功率二極管反向恢復(fù)特性的仿真研究[J]. 胡慶彬,盧元元.  電力電子技術(shù). 1999(05)
[9]快速二極管反向恢復(fù)軟度與反向恢復(fù)過電壓[J]. 周乃沖,孫明,黃建芹.  電力電子技術(shù). 1997(01)
[10]高頻VVMOS功率晶體管及應(yīng)用[J]. 趙國柱,孫山東.  半導(dǎo)體技術(shù). 1987(03)

碩士論文
[1]一種低導(dǎo)通電阻60V Trench MOSFET的設(shè)計與制造[D]. 周倩.上海交通大學(xué) 2015
[2]溝槽MOSFET柵極多晶硅空隙缺陷問題研究及工藝優(yōu)化[D]. 武穎.天津大學(xué) 2014
[3]功率溝槽MOSFET的開關(guān)速度和柵漏電容Cgd的優(yōu)化設(shè)計和研究[D]. 張健亮.復(fù)旦大學(xué) 2009



本文編號：3279640