發(fā)布時間：2021-07-06 05:14

　　卷積神經(jīng)網(wǎng)絡（CNN）是一種非常重要的深度學習算法,由于通過它得到的結(jié)果識別效率高,因而得到了廣泛的重視,成為眾多科學領域的研究熱點之一。除此之外,它在很多領域應用廣泛,例如物體檢測,圖像識別等領域。目前,以應用為目標的深度學習相關算法發(fā)展迅速,這大大拓展了其應用的研究領域。一般來說,深度學習技術(shù)包括兩個過程:數(shù)據(jù)訓練和數(shù)據(jù)推斷,而這兩個過程對硬件資源的需求不同。GPU適用于數(shù)據(jù)訓練階段,而數(shù)據(jù)推斷階段則需要在移動設備上,尤其是FPGA。鑒于FPGA具有高性能、靈活、發(fā)展周期快速等優(yōu)點,各種基于FPGA平臺的深度卷積神經(jīng)網(wǎng)絡加速器相繼被提出。雖然FPGA加速器已經(jīng)表現(xiàn)出比通用處理器更好的性能,但是在移動設備上加速器設計的難度卻并未被降低,尤其是在ARM+FPGA開發(fā)板上實現(xiàn)非常困難。現(xiàn)有CNN加速器在設計構(gòu)造過程中,需要設計人員對CNN各個模塊進行描述,傳統(tǒng)的方式是通過編寫代碼或者利用高層次綜合技術(shù)。顯而易見,編寫代碼過程不僅難度大,而且還可能因為人為因素在編寫代碼時產(chǎn)生不必要的錯誤,從而導致開發(fā)周期長。這一關鍵問題得不到解決,就會導致加速器的設計難度加大。本文為了克服上述困難,設計和... 

【文章來源】：天津工業(yè)大學天津市

【文章頁數(shù)】：70 頁

【學位級別】：碩士

【部分圖文】：

圖１－１?ＧＭ２０４硬件架構(gòu)圖Ｍ??以ＧＭ２０４硬件圖為例，ＧＰＵ主要由主機接口（ｈｏｓｔ?ｉｎｔｅｒｆａｃｅ）、復制引擎??（ｃｏｐｙ?ｅｎｇｉｎｅ）、流處理器簇（Ｓｔｒｅａｍｉｎｇ?Ｍｕｌｔｉｐｒｏｃｅｓｓｏｒｓ）、圖形處理簇??

圖２－４卷積神經(jīng)網(wǎng)絡發(fā)展歷程??上圖是卷積神經(jīng)網(wǎng)絡結(jié)構(gòu)演化的進程，從神經(jīng)認知機模型開始，這時就生了卷積結(jié)構(gòu)，卷積神經(jīng)網(wǎng)絡發(fā)展歷程基本可以分為三個發(fā)展階段，分別階段、實現(xiàn)階段和應用階段。??（１）理論階段。上世紀８０年代，Ｎｅｏｃｏｇｎｉｔｒｏｒｒ＿＇＿＿＿＇］由Ｆｕｋｕｓｈｉｍａ等人提出層的多層ＡＮＮ。它己被用于手寫字符識別和其他模式識別任務，并作為卷網(wǎng)絡的靈感。Ｎｅｏｃｏｇｎｉｔｒｏｎ受到了?Ｈｕｂｅｌ＆Ｗｉｅｓｅｌ于１９５９年提出的模型。

?ＦａｓｔＥＲ??Ｖ２?ｒｉ?ｉｎ?ｒｎ?ｒ－ｃｎｎ??圖２－４卷積神經(jīng)網(wǎng)絡發(fā)展歷程??上圖是卷積神經(jīng)網(wǎng)絡結(jié)構(gòu)演化的進程，從神經(jīng)認知機模型開始，這時就已經(jīng)??誕生了卷積結(jié)構(gòu)，卷積神經(jīng)網(wǎng)絡發(fā)展歷程基本可以分為三個發(fā)展階段，分別為理??論階段、實現(xiàn)階段和應用階段。??（１）

【參考文獻】：
期刊論文
[1]卷積神經(jīng)網(wǎng)絡研究綜述[J]. 李彥冬,郝宗波,雷航.  計算機應用. 2016(09)
[2]基于FPGA的存儲優(yōu)化的細粒度并行Zuker算法加速器研究[J]. 夏飛,竇勇,徐佳慶,張陽.  計算機研究與發(fā)展. 2011(04)

碩士論文
[1]基于自動代碼生成技術(shù)的硬件NOC仿真器的設計與實現(xiàn)[D]. 龔丹丹.天津工業(yè)大學 2017
[2]OpenCL與FPGA異構(gòu)模式的顏色識別應用研究[D]. 唐文龍.湖北大學 2016
[3]基于FPGA的實時動態(tài)偵測系統(tǒng)的軟硬件協(xié)同設計[D]. 楊磊.電子科技大學 2015
[4]基于OpenCL并行加速算法研究及其FPGA實現(xiàn)[D]. 彭新顯.武漢工程大學 2014
[5]基于Silverlight的WebGIS研究與實踐[D]. 王若一.遼寧工程技術(shù)大學 2011
[6]基于FPGA的視頻圖像處理系統(tǒng)[D]. 楊寧.大連海事大學 2008
[7]基于nML的指令集仿真器自動生成技術(shù)初步研究[D]. 劉競楠.華北電力大學（北京） 2008



本文編號：3267603