隨著半導(dǎo)體產(chǎn)業(yè)和半導(dǎo)體工藝的飛速發(fā)展,模數(shù)轉(zhuǎn)換芯片、數(shù)據(jù)存儲芯片、控制芯片等在工藝和設(shè)計的進(jìn)步下性能也日益提高,這為更高性能的數(shù)據(jù)采集系統(tǒng)提供了堅實的硬件基礎(chǔ)。數(shù)據(jù)采集系統(tǒng)是將外界的模擬信號轉(zhuǎn)換成數(shù)字信號并加以進(jìn)行數(shù)據(jù)處理和傳輸?shù)亩嗄K信號處理系統(tǒng)。隨著電子信息產(chǎn)業(yè)的快速發(fā)展,對高性能的數(shù)據(jù)采集系統(tǒng)的需求也日益增加,高速、高精度的數(shù)據(jù)采集系統(tǒng)已成為醫(yī)療設(shè)備、無人駕駛、高精度導(dǎo)航等諸多場景應(yīng)用的解決方案。近些年通信技術(shù)不斷迭代發(fā)展,各種通信接口技術(shù)層出不窮,在滿足數(shù)據(jù)采集系統(tǒng)的采樣速度和精度的前提下,快速穩(wěn)定的數(shù)據(jù)傳輸也成為采集系統(tǒng)發(fā)展的新趨勢。本論文介紹的數(shù)據(jù)采集系統(tǒng)是基于ADC+FPGA的設(shè)計方案,ADC芯片采用是ADI公司設(shè)計研發(fā)的AD9467芯片,這款芯片的采樣速率有200Msps,采樣精度有16bit,是一款兼顧采樣速度和采樣精度的高性能ADC芯片。FPGA選取的是Xilinx公司開發(fā)的Virtex-6芯片,具體型號是XC6VLX240T-2FF1156,這款FPGA采用的是40nm銅CMOS工藝,有充足的邏輯資源和存儲資源進(jìn)行開發(fā)設(shè)計,FPGA有1.3Gbps的高I0收發(fā)速率... 

【文章來源】：中國科學(xué)技術(shù)大學(xué)安徽省 211工程院校 985工程院校

【文章頁數(shù)】：70 頁

【學(xué)位級別】：碩士

【部分圖文】：

湯優(yōu)妞拐采續(xù)卡實鈞圈

電路進(jìn)入ＡＤＣ，?ＡＤＣ對模擬信號進(jìn)行模數(shù)轉(zhuǎn)換后，產(chǎn)生的數(shù)字信號通過ＦＭＣ進(jìn)入??母板的ＦＰＧＡ。數(shù)據(jù)會先進(jìn)入ＤＤＲ３進(jìn)行緩存，再由設(shè)計的上位機(jī)控制將數(shù)據(jù)傳輸??到ＰＣ端。系統(tǒng)的整體結(jié)構(gòu)如圖２．１所示［３］，圖２．?２展示了?ＡＤＣ數(shù)據(jù)采集卡的實??物。??２．２模數(shù)轉(zhuǎn)換的基本原理??模數(shù)轉(zhuǎn)換器的主要作用是將連續(xù)的模擬信號轉(zhuǎn)換為離散的數(shù)字信號，主要功??能可以解構(gòu)成兩個模塊，包括采樣器和量化器，基本結(jié)構(gòu)如圖２．?３所示，模擬信??號是在時間和幅度上都是連續(xù)的物理量，可以在任意連續(xù)的實數(shù)范圍內(nèi)表示其數(shù)??值的大小，量化后的數(shù)字信號可看成一個離散的數(shù)列［３］。??Ｖ＜ｔ）?Ｖ＊（ｔ）?Ｖｏ???＾采樣器?＾量化器?＾??圖２．?３棋數(shù)轉(zhuǎn)換過程??采樣的過程由ＡＤＣ的采樣器部分完成其功能，采樣過程如圖２．?４所示，在等??時間間隔周期內(nèi)對一組連續(xù)的模擬信號采樣，將連續(xù)模擬信號通過采樣器保持一??段時間，再通過量化器將保持電路的電壓轉(zhuǎn)換成離散的等時間間隔的電壓脈沖，??電壓脈沖的幅度和模擬的幅值有關(guān)

第２章系統(tǒng)設(shè)計方案及基礎(chǔ)理論樣保持電路??轉(zhuǎn)換器的轉(zhuǎn)換器模塊內(nèi)的等效內(nèi)部電路如圖２．?６所示，模塊是一，采樣保持電路的作用是為量化處理提供一個穩(wěn)定的電壓值，電由放大器和保持電容構(gòu)成，一般含有兩個放大器，輸入放大器（Ａ（Ａ２），此外還有一個開關(guān)電容［６］。??

【參考文獻(xiàn)】：
期刊論文
[1]多核DSP與FPGA高速數(shù)據(jù)傳輸系統(tǒng)設(shè)計與實現(xiàn)[J]. 陳術(shù)濤,沈志,王春聯(lián),胡奇.  電子技術(shù)應(yīng)用. 2018(12)
[2]基于3 GS/s 12 bit ADCs的高速串行接口控制層電路的設(shè)計與實現(xiàn)[J]. 蔣林,衡茜,張春茗,鄧軍勇,王喜娟.  電子技術(shù)應(yīng)用. 2018(08)
[3]基于DDR3-SDRAM的圖像采集與顯示系統(tǒng)[J]. 陳一波,楊玉華,王紅亮,邸麗霞,彭晴晴,王朝杰.  電子器件. 2017(03)
[4]基于FPGA的千兆以太網(wǎng)CMOS圖像數(shù)據(jù)傳輸系統(tǒng)設(shè)計[J]. 俞鵬煒,任勇,馮鵬,王洪良,魏彪.  國外電子測量技術(shù). 2016(11)
[5]基于FPGA的千兆以太網(wǎng)數(shù)傳系統(tǒng)設(shè)計[J]. 李洋,禹衛(wèi)東,胡驍,劉霖,張彪.  電子測量技術(shù). 2015(10)
[6]基于DDR3 SDRAM的高速大容量數(shù)據(jù)緩存設(shè)計[J]. 馬其琪,鮑愛達(dá).  計算機(jī)測量與控制. 2015(09)
[7]FFT方法在ADC有效位測試中的應(yīng)用探討[J]. 李海濤,阮林波,田耕,田曉霞,渠紅光.  電測與儀表. 2013(10)
[8]地下暗物質(zhì)實驗中的高速采樣ADC模塊設(shè)計與研究[J]. 鄒劍雄,劉振安,趙豫斌,江曉山,胡俊,李捷.  核電子學(xué)與探測技術(shù). 2013(05)
[9]基于ADS1258的高精度信號采集電路設(shè)計[J]. 宋楠,陳簫,李錦明,馬游春,譚秋林.  電源技術(shù). 2011(12)
[10]軟件無線電中ADC孔徑抖動對SNR影響的建模與仿真[J]. 蘇雪,覃遠(yuǎn)年,田克純,王吉平.  計算機(jī)工程與科學(xué). 2010(10)

博士論文
[1]基于激光相位波動的高速量子隨機(jī)數(shù)發(fā)生器[D]. 張曉光.中國科學(xué)技術(shù)大學(xué) 2017
[2]寬量程Co基多層膜自旋傳感器件及高精度接口芯片研究[D]. 宋敏.華中科技大學(xué) 2017

碩士論文
[1]基于時間交替的高速采集技術(shù)研究與實現(xiàn)[D]. 駢洋.中北大學(xué) 2017
[2]2.5GSPS高分辨率示波器數(shù)據(jù)分析與處理軟件設(shè)計[D]. 楊景文.電子科技大學(xué) 2017
[3]基于PXIe總線2.4Gsps ADC數(shù)據(jù)采集系統(tǒng)的關(guān)鍵技術(shù)研究及實現(xiàn)[D]. 趙王義.華中師范大學(xué) 2016
[4]1GSPS高速數(shù)據(jù)采集系統(tǒng)的設(shè)計與實現(xiàn)[D]. 楊軍.電子科技大學(xué) 2007
[5]數(shù)字CMOS工藝下10位580kSps逐次逼近型模數(shù)轉(zhuǎn)換器設(shè)計[D]. 周文婷.上海交通大學(xué) 2007



本文編號：3262616