在廣泛應(yīng)用突發(fā)通信技術(shù)的眾多領(lǐng)域中,差分解調(diào)算法對抵抗瑞利衰落具有良好效果,但是當(dāng)萊斯衰落較為嚴(yán)重時,差分解調(diào)就無能為力了,相反,此時相干解調(diào)可以有效抵抗萊斯衰落的影響。因此相干解調(diào)方式廣泛應(yīng)用于現(xiàn)代突發(fā)通信。本文的研究背景就是突發(fā)通信技術(shù),首先設(shè)計了三階全數(shù)字鎖相環(huán)來消除由多普勒頻移和傳播時延造成頻偏的影響,并對系統(tǒng)進(jìn)行了MATLAB仿真實驗和分析。其次對全數(shù)字鎖相環(huán)進(jìn)行了FPGA（Field-Programmable Gate Array）設(shè)計。最后通過將鎖相環(huán)輸出結(jié)果放入已有的譯碼模塊,驗證了設(shè)計的正確性。論文主要內(nèi)容和研究成果如下:1.首先介紹了與本文研究內(nèi)容相關(guān)的M元直接序列擴(kuò)頻、全數(shù)字鎖相環(huán)和符號定時估計等基礎(chǔ)理論知識。然后對全數(shù)字鎖相環(huán)技術(shù)進(jìn)行了詳細(xì)的闡述,包括全數(shù)字鎖相環(huán)的基本結(jié)構(gòu)組成和工作原理。最后還對符號定時估計算法進(jìn)行了研究,為之后的進(jìn)一步研究奠定理論基礎(chǔ)。2.本文研究的突發(fā)通信系統(tǒng)存在多普勒頻移現(xiàn)象,故對鎖相環(huán)的動態(tài)跟蹤性能做出了分析,并對三階全數(shù)字鎖相環(huán)的環(huán)路濾波器進(jìn)行了設(shè)計,同時給出了二階全數(shù)字鎖相環(huán)和三階全數(shù)字鎖相環(huán)在相同的信噪比和訓(xùn)練序列長度條件下得到的... 

【文章來源】：西安電子科技大學(xué)陜西省 211工程院校 教育部直屬院校

【文章頁數(shù)】：77 頁

【學(xué)位級別】：碩士

【文章目錄】：
摘要
ABSTRACT
符號對照表
縮略語對照表
第一章 緒論
    1.1 研究背景及意義
    1.2 國內(nèi)外相關(guān)技術(shù)的發(fā)展和研究現(xiàn)狀
        1.2.1 鎖相環(huán)技術(shù)
        1.2.2 符號定時同步技術(shù)
        1.2.3 擴(kuò)頻技術(shù)
    1.3 論文主要內(nèi)容及章節(jié)安排
第二章 關(guān)鍵技術(shù)的介紹
    2.1 擴(kuò)頻技術(shù)
        2.1.1 隨機(jī)序列的產(chǎn)生
        2.1.2 擴(kuò)頻原理
        2.1.3 解擴(kuò)原理
    2.2 全數(shù)字鎖相環(huán)
        2.2.1 全數(shù)字鎖相環(huán)的組成
        2.2.2 全數(shù)字鎖相環(huán)的數(shù)學(xué)模型
    2.3 符號定時估計
        2.3.1 最大似然定時估計
        2.3.2 非面向判決定時估計
    2.4 本章小結(jié)
第三章 同步技術(shù)研究和仿真分析
    3.1 鎖相環(huán)載波跟蹤動態(tài)性能和信噪比特性
        3.1.1 等效環(huán)路噪聲帶寬
        3.1.2 信噪比
        3.1.3 載波的動態(tài)特性
    3.2 全數(shù)字鎖相環(huán)的設(shè)計
        3.2.1 全數(shù)字鎖相環(huán)的系統(tǒng)設(shè)計
        3.2.2 閉環(huán)系統(tǒng)函數(shù)
        3.2.3 環(huán)路參數(shù)的設(shè)計方法
        3.2.4 鎖相環(huán)工作性能
    3.3 數(shù)字式符號定時同步環(huán)
        3.3.1 數(shù)字式符號定時同步環(huán)的基本結(jié)構(gòu)
        3.3.2 符號定時同步環(huán)中的匹配濾波器
        3.3.3 同步誤差估計算法
    3.4 載波相位和符號定時的聯(lián)合估計
        3.4.1 定時同步概述
        3.4.2 最大似然定時同步聯(lián)合估計
        3.4.3 最大似然估計器的性能特征
    3.5 MATLAB系統(tǒng)仿真與分析
    3.6 本章小結(jié)
第四章 FPGA設(shè)計與分析
    4.1 FPGA概述
    4.2 數(shù)據(jù)量化
        4.2.1 定點量化
        4.2.2 浮點量化
    4.3 全數(shù)字鎖相環(huán)各模塊驗證
        4.3.1 鎖相模塊
        4.3.2 緩沖模塊
        4.3.3 解擴(kuò)模塊
        4.3.4 削減相位誤差模塊
    4.4 算法驗證
        4.4.1 資源占用
        4.4.2 吞吐率分析
    4.5 本章小結(jié)
第五章 結(jié)論與展望
參考文獻(xiàn)
致謝
作者簡介


【參考文獻(xiàn)】：
期刊論文
[1]一種寬范圍的L&R算法[J]. 李宏偉.  遙測遙控. 2013(05)
[2]一種改進(jìn)的Fitz頻偏估計算法[J]. 周新力,龔岳洲,孫小東,孟慶萍.  電視技術(shù). 2013(01)
[3]一種適用于全數(shù)字接收機(jī)的位同步系統(tǒng)的設(shè)計[J]. 王勇,屈晨陽.  微計算機(jī)信息. 2010(23)
[4]DMB-T傳輸系統(tǒng)中擴(kuò)頻碼快速捕獲研究[J]. 林曉嵐,姚遠(yuǎn)程,曹先國.  通信技術(shù). 2008(05)
[5]一種適合突發(fā)通信的位定時和載波相位捕獲聯(lián)合估計算法[J]. 馮文江,侯劍輝.  電路與系統(tǒng)學(xué)報. 2008(01)
[6]m序列發(fā)生器的設(shè)計與實現(xiàn)[J]. 王會華,李寶平.  北京電子科技學(xué)院學(xué)報. 2007(02)
[7]ISP技術(shù)在數(shù)字鎖相環(huán)中的應(yīng)用[J]. 楊孟華,金喜平,李書平,杜勁松,王楠.  儀器儀表學(xué)報. 2001(S2)

博士論文
[1]M元擴(kuò)頻關(guān)鍵技術(shù)及芯片化實現(xiàn)方法的研究[D]. 曾志斌.西安電子科技大學(xué) 2010

碩士論文
[1]基于FPGA的全數(shù)字鎖相環(huán)的設(shè)計與實現(xiàn)[D]. 帥旗.大連理工大學(xué) 2013
[2]基于FPGA的高階全數(shù)字鎖相環(huán)研究設(shè)計[D]. 楊霞玉.沈陽航空航天大學(xué) 2013
[3]基于FPGA的全數(shù)字鎖相環(huán)的研究與設(shè)計[D]. 張月強(qiáng).燕山大學(xué) 2011
[4]全數(shù)字鎖相環(huán)電路的設(shè)計與實現(xiàn)[D]. 劉俊杰.電子科技大學(xué) 2011
[5]基于Gardner算法的位定時同步研究[D]. 朱雪陽.南京理工大學(xué) 2010
[6]數(shù)字接收機(jī)中同步技術(shù)研究[D]. 劉彥平.南昌大學(xué) 2007



本文編號：3260113