CPLD-Complex Programmable Logic Device即是復(fù)雜可編程邏輯器件,是一個集輸入輸出、計算、互連、存儲為一體的數(shù)字集成電路平臺,它可根據(jù)用戶的定義實現(xiàn)指定的功能。內(nèi)部有大量的存儲器單元,豐富的互連線資源,以及充足的乘積項資源。具有在系統(tǒng)編程、內(nèi)建測試、移位寄存、高速互聯(lián)等功能。自2007年開始,中國已成為全球最大的復(fù)雜可編程邏輯器件消費市場,但龐大的內(nèi)需市場卻一直被Xilinx、Altera、Actel及Lattice等國外公司所壟斷,目前國內(nèi)采用的非易失可編程邏輯器件基本上依賴國外進口,且無法定制特殊的參數(shù)型號和封裝形式,應(yīng)用范圍受到很多限制。本文擬在設(shè)計中創(chuàng)建一套完整的復(fù)雜可編程邏輯器件流程體系,綜合考慮用戶需求進行優(yōu)化設(shè)計,研制一款能滿足多用戶使用需求的通用復(fù)雜可編程邏輯器件�？删幊踢壿嬈骷腥蟀l(fā)展方向:一是向密度更高、速度更快的千萬門級,方向發(fā)展。二是向嵌入多個CPU、多個DSP等通用功能的可編程片上系統(tǒng)（SoPC）方向發(fā)展。三是向低電壓、低功耗、高可靠方向發(fā)展。本文中目的在于設(shè)計出一款國內(nèi)自主研發(fā)的,基于CMOS工藝的,具有低電壓、低功耗、高... 

【文章來源】：電子科技大學(xué)四川省 211工程院校 985工程院校 教育部直屬院校

【文章頁數(shù)】：90 頁

【學(xué)位級別】：碩士

【部分圖文】：

幾款常用產(chǎn)品的功耗參數(shù)對比圖

電子科技大學(xué)碩士學(xué)位論文12圖2-5宏單元結(jié)構(gòu)圖每個宏單元的邏輯陣列可提供5個乘積項，用來實現(xiàn)組合邏輯。乘積項分配模塊分配這些乘積項為主要的邏輯輸入使用，或者為宏單元中觸發(fā)器的預(yù)置、時鐘、時鐘使能等控制提供附加的輸入。乘積項分配器控制每個MC專用PT，它分配專有的5個PT執(zhí)行MC的特定功能。結(jié)構(gòu)如下圖2-6。乘積項分配器宏單元圖2-6乘積項分配器結(jié)構(gòu)圖

第二章設(shè)計原理與實施方案15 圖2-9IMUX布線圖相比FPGA的布線延遲是積累的、可變的，是取決于路徑的選取，而本設(shè)計中的IMUX則是可預(yù)估延遲。IMUX使得設(shè)計開發(fā)在時序性能上易于估算。通過解密得到，IMUX的結(jié)構(gòu)為864個42選1的多路選擇器，每個多路選擇器的輸入和輸出完全根據(jù)解密結(jié)果來設(shè)計，布局參考參考芯片的照片，通過實際測試得到的結(jié)果作為參數(shù)的設(shè)計目標(biāo)，并盡可能保證每條IMX路徑的延遲一樣，最后通過整體功能仿真驗證其功能，后仿真驗證其參數(shù)[8]。ISP系統(tǒng)可編程模塊實現(xiàn)本芯片的在系統(tǒng)編程借助于FLASHIP來實現(xiàn)。內(nèi)部采用高可靠的FLASH陣列，用于存儲其功能配置數(shù)據(jù)。芯片上電后，首先將存儲在FLASHIP內(nèi)的配置信息載入到芯片內(nèi)的配置點上，主要分布于PAA、PIA與宏單元的SRAM陣列中，用來控制SRAM陣列的讀寫開關(guān)，以實現(xiàn)不同的功能。數(shù)據(jù)通過移位寄存器鏈寫入到SRAM陣列，同時又可以將數(shù)據(jù)回讀到IP中。軟件編程通過根據(jù)電路結(jié)構(gòu)生成的一組配置數(shù)據(jù)完成。通過對參考芯片實測抓取JTAG波形（包括編程、擦除、檢驗以及加密位等波形），在目標(biāo)替代芯片電路分析基礎(chǔ)上，正向設(shè)計本設(shè)計的狀態(tài)機和JTAG部分的代碼。

【參考文獻】：
期刊論文
[1]異構(gòu)雙核SoC軟件調(diào)試環(huán)境的研究與設(shè)計[J]. 王品,袁春如,賀紅衛(wèi).  現(xiàn)代電子技術(shù). 2016(03)
[2]中國集成電路設(shè)計產(chǎn)業(yè)的發(fā)展趨勢[J]. 于宗光,黃偉.  半導(dǎo)體技術(shù). 2014(10)
[3]微電子封裝超聲鍵合機理與技術(shù)中的科學(xué)問題[J]. 韓雷.  中國基礎(chǔ)科學(xué). 2013(03)
[4]JTAG技術(shù)在PCB測試中的應(yīng)用[J]. 劉軍.  科技信息. 2010(21)
[5]復(fù)雜可編程邏輯器件的設(shè)計技術(shù)[J]. 李文昌,李平,李威.  微處理機. 2006(03)
[6]時序快速收斂的區(qū)域約束式版圖設(shè)計[J]. 韓曉霞,張明,姚慶棟.  浙江大學(xué)學(xué)報(工學(xué)版). 2004(03)
[7]數(shù)學(xué)運算的基本定律之一——德·摩根津及其應(yīng)用[J]. 肖啟昌,肖啟明.  江西廣播電視大學(xué)學(xué)報. 1999(04)
[8]在系統(tǒng)可編程（ISP）技術(shù)及其器件[J]. 曾曉洋,郝志航.  光學(xué)精密工程. 1998(03)
[9]德摩根與布爾關(guān)于數(shù)理邏輯的通信[J]. 郭澤深.  華南師范大學(xué)學(xué)報(社會科學(xué)版). 1996(06)

博士論文
[1]高性能低壓差線性穩(wěn)壓器研究與設(shè)計[D]. 王憶.浙江大學(xué) 2010
[2]嵌入式SRAM性能模型與優(yōu)化[D]. 顧明.東南大學(xué) 2006

碩士論文
[1]內(nèi)嵌配置存儲器的CPLD的設(shè)計與實現(xiàn)[D]. 耿林.電子科技大學(xué) 2017
[2]低壓差線性穩(wěn)壓器的設(shè)計與實現(xiàn)[D]. 張獻中.武漢科技大學(xué) 2015
[3]電流模式開關(guān)電源控制器芯片研究與設(shè)計[D]. 劉麗潔.西安電子科技大學(xué) 2012
[4]90nm工藝高速低功耗SRAM的設(shè)計[D]. 徐雅男.復(fù)旦大學(xué) 2010
[5]基于有理數(shù)分頻頻率合成器的CPLD設(shè)計方法[D]. 李艷.山東大學(xué) 2008
[6]可編程邏輯器件（CPLD/FPGA）的架構(gòu)研究與實現(xiàn)[D]. 王春早.江南大學(xué) 2007
[7]嵌入式SRAM的高速、低功耗設(shè)計及優(yōu)化[D]. 楊清寶.西安電子科技大學(xué) 2007
[8]基于門陣列的VLSI布局算法研究[D]. 范海秋.合肥工業(yè)大學(xué) 2006
[9]嵌入式數(shù)據(jù)終端平臺設(shè)計與研發(fā)[D]. 李春青.南京理工大學(xué) 2006
[10]邊界掃描測試系統(tǒng)設(shè)計與實現(xiàn)[D]. 徐建潔.國防科學(xué)技術(shù)大學(xué) 2005



本文編號：3258354