CPLD-Complex Programmable Logic Device即是復(fù)雜可編程邏輯器件,是一個(gè)集輸入輸出、計(jì)算、互連、存儲(chǔ)為一體的數(shù)字集成電路平臺(tái),它可根據(jù)用戶(hù)的定義實(shí)現(xiàn)指定的功能。內(nèi)部有大量的存儲(chǔ)器單元,豐富的互連線資源,以及充足的乘積項(xiàng)資源。具有在系統(tǒng)編程、內(nèi)建測(cè)試、移位寄存、高速互聯(lián)等功能。自2007年開(kāi)始,中國(guó)已成為全球最大的復(fù)雜可編程邏輯器件消費(fèi)市場(chǎng),但龐大的內(nèi)需市場(chǎng)卻一直被Xilinx、Altera、Actel及Lattice等國(guó)外公司所壟斷,目前國(guó)內(nèi)采用的非易失可編程邏輯器件基本上依賴(lài)國(guó)外進(jìn)口,且無(wú)法定制特殊的參數(shù)型號(hào)和封裝形式,應(yīng)用范圍受到很多限制。本文擬在設(shè)計(jì)中創(chuàng)建一套完整的復(fù)雜可編程邏輯器件流程體系,綜合考慮用戶(hù)需求進(jìn)行優(yōu)化設(shè)計(jì),研制一款能滿(mǎn)足多用戶(hù)使用需求的通用復(fù)雜可編程邏輯器件�？删幊踢壿嬈骷腥蟀l(fā)展方向:一是向密度更高、速度更快的千萬(wàn)門(mén)級(jí),方向發(fā)展。二是向嵌入多個(gè)CPU、多個(gè)DSP等通用功能的可編程片上系統(tǒng)（SoPC）方向發(fā)展。三是向低電壓、低功耗、高可靠方向發(fā)展。本文中目的在于設(shè)計(jì)出一款國(guó)內(nèi)自主研發(fā)的,基于CMOS工藝的,具有低電壓、低功耗、高... 

【文章來(lái)源】：電子科技大學(xué)四川省 211工程院校 985工程院校 教育部直屬院校

【文章頁(yè)數(shù)】：90 頁(yè)

【學(xué)位級(jí)別】：碩士

【部分圖文】：

幾款常用產(chǎn)品的功耗參數(shù)對(duì)比圖

電子科技大學(xué)碩士學(xué)位論文12圖2-5宏單元結(jié)構(gòu)圖每個(gè)宏單元的邏輯陣列可提供5個(gè)乘積項(xiàng)，用來(lái)實(shí)現(xiàn)組合邏輯。乘積項(xiàng)分配模塊分配這些乘積項(xiàng)為主要的邏輯輸入使用，或者為宏單元中觸發(fā)器的預(yù)置、時(shí)鐘、時(shí)鐘使能等控制提供附加的輸入。乘積項(xiàng)分配器控制每個(gè)MC專(zhuān)用PT，它分配專(zhuān)有的5個(gè)PT執(zhí)行MC的特定功能。結(jié)構(gòu)如下圖2-6。乘積項(xiàng)分配器宏單元圖2-6乘積項(xiàng)分配器結(jié)構(gòu)圖

第二章設(shè)計(jì)原理與實(shí)施方案15 圖2-9IMUX布線圖相比FPGA的布線延遲是積累的、可變的，是取決于路徑的選取，而本設(shè)計(jì)中的IMUX則是可預(yù)估延遲。IMUX使得設(shè)計(jì)開(kāi)發(fā)在時(shí)序性能上易于估算。通過(guò)解密得到，IMUX的結(jié)構(gòu)為864個(gè)42選1的多路選擇器，每個(gè)多路選擇器的輸入和輸出完全根據(jù)解密結(jié)果來(lái)設(shè)計(jì)，布局參考參考芯片的照片，通過(guò)實(shí)際測(cè)試得到的結(jié)果作為參數(shù)的設(shè)計(jì)目標(biāo)，并盡可能保證每條IMX路徑的延遲一樣，最后通過(guò)整體功能仿真驗(yàn)證其功能，后仿真驗(yàn)證其參數(shù)[8]。ISP系統(tǒng)可編程模塊實(shí)現(xiàn)本芯片的在系統(tǒng)編程借助于FLASHIP來(lái)實(shí)現(xiàn)。內(nèi)部采用高可靠的FLASH陣列，用于存儲(chǔ)其功能配置數(shù)據(jù)。芯片上電后，首先將存儲(chǔ)在FLASHIP內(nèi)的配置信息載入到芯片內(nèi)的配置點(diǎn)上，主要分布于PAA、PIA與宏單元的SRAM陣列中，用來(lái)控制SRAM陣列的讀寫(xiě)開(kāi)關(guān)，以實(shí)現(xiàn)不同的功能。數(shù)據(jù)通過(guò)移位寄存器鏈寫(xiě)入到SRAM陣列，同時(shí)又可以將數(shù)據(jù)回讀到IP中。軟件編程通過(guò)根據(jù)電路結(jié)構(gòu)生成的一組配置數(shù)據(jù)完成。通過(guò)對(duì)參考芯片實(shí)測(cè)抓取JTAG波形（包括編程、擦除、檢驗(yàn)以及加密位等波形），在目標(biāo)替代芯片電路分析基礎(chǔ)上，正向設(shè)計(jì)本設(shè)計(jì)的狀態(tài)機(jī)和JTAG部分的代碼。

【參考文獻(xiàn)】：
期刊論文
[1]異構(gòu)雙核SoC軟件調(diào)試環(huán)境的研究與設(shè)計(jì)[J]. 王品,袁春如,賀紅衛(wèi).  現(xiàn)代電子技術(shù). 2016(03)
[2]中國(guó)集成電路設(shè)計(jì)產(chǎn)業(yè)的發(fā)展趨勢(shì)[J]. 于宗光,黃偉.  半導(dǎo)體技術(shù). 2014(10)
[3]微電子封裝超聲鍵合機(jī)理與技術(shù)中的科學(xué)問(wèn)題[J]. 韓雷.  中國(guó)基礎(chǔ)科學(xué). 2013(03)
[4]JTAG技術(shù)在PCB測(cè)試中的應(yīng)用[J]. 劉軍.  科技信息. 2010(21)
[5]復(fù)雜可編程邏輯器件的設(shè)計(jì)技術(shù)[J]. 李文昌,李平,李威.  微處理機(jī). 2006(03)
[6]時(shí)序快速收斂的區(qū)域約束式版圖設(shè)計(jì)[J]. 韓曉霞,張明,姚慶棟.  浙江大學(xué)學(xué)報(bào)(工學(xué)版). 2004(03)
[7]數(shù)學(xué)運(yùn)算的基本定律之一——德·摩根津及其應(yīng)用[J]. 肖啟昌,肖啟明.  江西廣播電視大學(xué)學(xué)報(bào). 1999(04)
[8]在系統(tǒng)可編程（ISP）技術(shù)及其器件[J]. 曾曉洋,郝志航.  光學(xué)精密工程. 1998(03)
[9]德摩根與布爾關(guān)于數(shù)理邏輯的通信[J]. 郭澤深.  華南師范大學(xué)學(xué)報(bào)(社會(huì)科學(xué)版). 1996(06)

博士論文
[1]高性能低壓差線性穩(wěn)壓器研究與設(shè)計(jì)[D]. 王憶.浙江大學(xué) 2010
[2]嵌入式SRAM性能模型與優(yōu)化[D]. 顧明.東南大學(xué) 2006

碩士論文
[1]內(nèi)嵌配置存儲(chǔ)器的CPLD的設(shè)計(jì)與實(shí)現(xiàn)[D]. 耿林.電子科技大學(xué) 2017
[2]低壓差線性穩(wěn)壓器的設(shè)計(jì)與實(shí)現(xiàn)[D]. 張獻(xiàn)中.武漢科技大學(xué) 2015
[3]電流模式開(kāi)關(guān)電源控制器芯片研究與設(shè)計(jì)[D]. 劉麗潔.西安電子科技大學(xué) 2012
[4]90nm工藝高速低功耗SRAM的設(shè)計(jì)[D]. 徐雅男.復(fù)旦大學(xué) 2010
[5]基于有理數(shù)分頻頻率合成器的CPLD設(shè)計(jì)方法[D]. 李艷.山東大學(xué) 2008
[6]可編程邏輯器件（CPLD/FPGA）的架構(gòu)研究與實(shí)現(xiàn)[D]. 王春早.江南大學(xué) 2007
[7]嵌入式SRAM的高速、低功耗設(shè)計(jì)及優(yōu)化[D]. 楊清寶.西安電子科技大學(xué) 2007
[8]基于門(mén)陣列的VLSI布局算法研究[D]. 范海秋.合肥工業(yè)大學(xué) 2006
[9]嵌入式數(shù)據(jù)終端平臺(tái)設(shè)計(jì)與研發(fā)[D]. 李春青.南京理工大學(xué) 2006
[10]邊界掃描測(cè)試系統(tǒng)設(shè)計(jì)與實(shí)現(xiàn)[D]. 徐建潔.國(guó)防科學(xué)技術(shù)大學(xué) 2005



本文編號(hào)：3258354