隨著半導(dǎo)體工藝的不斷縮小、逐漸接近物理極限,同時(shí)處理器的工作頻率也越來(lái)越高,而處理器與MERORY之間數(shù)據(jù)傳輸速率與處理器工作頻率之間的差異已經(jīng)成為限制系統(tǒng)整體性能的瓶頸。MCP封裝的出現(xiàn)有效緩解了這一問(wèn)題。MCP這種封裝方式使外部部件可以被封裝到芯片當(dāng)中,這樣就不僅僅是大大縮短了處理器與MEMORY之間互聯(lián)長(zhǎng)度帶來(lái)的性能（數(shù)據(jù)傳輸速率提升、功耗下降）提升,還使多個(gè)小芯片可以裝配到一個(gè)封裝內(nèi)從而大大提高大芯片的良率。但是雖然MCP技術(shù)已經(jīng)出現(xiàn),而現(xiàn)有I/O部件卻并不適用于MCP環(huán)境,導(dǎo)致多芯片封裝并沒(méi)有完美的達(dá)到預(yù)期效果。OPIO（On-Package IO）為MCP內(nèi)片間通信提供了解決方案。OPIO的設(shè)計(jì)采用回歸早期的單端信號(hào),但依然具有極高的傳輸速度,這樣大大減小了IO單元整體的面積開(kāi)銷(xiāo)。同時(shí)OPIO去掉復(fù)雜的信號(hào)恢復(fù)部件,采用無(wú)源部件的方式確保信號(hào)完整性,有效的降低了數(shù)據(jù)傳輸時(shí)的功耗。OPIO作為專(zhuān)用IO能夠在實(shí)際應(yīng)用領(lǐng)域里解決高速數(shù)據(jù)傳輸中IO的適應(yīng)性問(wèn)題。本文圍繞MCP內(nèi)數(shù)據(jù)傳輸問(wèn)題進(jìn)行了研究,主要有以下工作:1、四芯片集成的互聯(lián)結(jié)構(gòu)針對(duì)MCP的封裝方式,本文設(shè)計(jì)了2X2的四... 

【文章來(lái)源】：國(guó)防科技大學(xué)湖南省 211工程院校 985工程院校

【文章頁(yè)數(shù)】：76 頁(yè)

【學(xué)位級(jí)別】：碩士

【部分圖文】：

的多芯片封裝的條件下有

處理器的速度再繼續(xù)提升的情況下，互連速度將成為限制整體系統(tǒng)性能的瓶頸[9]。要想進(jìn)一步的提升系統(tǒng)性能，互連速度則必須跟上微處理器的發(fā)展速度。傳統(tǒng)的芯片內(nèi)信號(hào)都是由連接到壓焊點(diǎn)的 I/O 單元與外界通信的。I/O 單元一方面將信號(hào)轉(zhuǎn)化為適宜接收的類(lèi)型（單端或差分），同時(shí)增強(qiáng)信號(hào)使得能夠驅(qū)動(dòng)片外負(fù)載讓信號(hào)能夠被正確接收；另一方面 I/O 單元還要負(fù)責(zé)正確的接收從片外輸入的信號(hào)。為滿足不斷提升的信號(hào)傳輸需求，I/O 單元持續(xù)發(fā)展。經(jīng)歷了最早期的 CMOS，TTL 再到后來(lái)的 SSTL，HSTL，PECL，LVDS，CML。IO 的速度不斷提升，從最早的幾十兆到現(xiàn)在千兆級(jí) IO 單元。但是隨著新一代的封裝概念，MCP（Multi-Chip Package,下同簡(jiǎn)稱 MCP 技術(shù)）多芯片封裝技術(shù)的引入，使得現(xiàn)有的IO 技術(shù)都不再適用于這樣的環(huán)境。MCP 技術(shù)將多個(gè) DIE 集成在同一封裝內(nèi)，以此大幅度的縮短了互連長(zhǎng)度，從而減小線負(fù)載，削弱了較大負(fù)載帶來(lái)的信號(hào)完整性問(wèn)題，并一定程度降低了功耗[10]。如圖 1.2 所示，圖 1.2a 為傳統(tǒng)封裝兩芯片間通信通道及傳輸速率和功耗，圖 1.2b 則是多芯片封裝方式的兩芯片間通信通道屬性。從圖中我們可以明顯看出，環(huán)境的改變使得 IO 的設(shè)計(jì)方法也有了變化，更加注重傳輸速度與功耗，而非以前的信號(hào)質(zhì)量[11]。

12 ) &0/ %8))(5FFER 的關(guān)注點(diǎn)是電流流動(dòng)，即 I1 和通電壓 VIN-，那么此時(shí)輸出電壓 VOUT+則為 VDD。兩個(gè)電阻 R1、R2 值通常的阻抗匹配。tter coupled logic）/ LVPECL（low-volt BUFFER 與 CML 類(lèi)似都是簡(jiǎn)單的采用 BUFFER 則是采用了差分放大器外加共。


本文編號(hào)：3250182