發(fā)布時間：2021-06-25 23:43

　　隨著半導(dǎo)體工藝的不斷縮小、逐漸接近物理極限,同時處理器的工作頻率也越來越高,而處理器與MERORY之間數(shù)據(jù)傳輸速率與處理器工作頻率之間的差異已經(jīng)成為限制系統(tǒng)整體性能的瓶頸。MCP封裝的出現(xiàn)有效緩解了這一問題。MCP這種封裝方式使外部部件可以被封裝到芯片當(dāng)中,這樣就不僅僅是大大縮短了處理器與MEMORY之間互聯(lián)長度帶來的性能（數(shù)據(jù)傳輸速率提升、功耗下降）提升,還使多個小芯片可以裝配到一個封裝內(nèi)從而大大提高大芯片的良率。但是雖然MCP技術(shù)已經(jīng)出現(xiàn),而現(xiàn)有I/O部件卻并不適用于MCP環(huán)境,導(dǎo)致多芯片封裝并沒有完美的達到預(yù)期效果。OPIO（On-Package IO）為MCP內(nèi)片間通信提供了解決方案。OPIO的設(shè)計采用回歸早期的單端信號,但依然具有極高的傳輸速度,這樣大大減小了IO單元整體的面積開銷。同時OPIO去掉復(fù)雜的信號恢復(fù)部件,采用無源部件的方式確保信號完整性,有效的降低了數(shù)據(jù)傳輸時的功耗。OPIO作為專用IO能夠在實際應(yīng)用領(lǐng)域里解決高速數(shù)據(jù)傳輸中IO的適應(yīng)性問題。本文圍繞MCP內(nèi)數(shù)據(jù)傳輸問題進行了研究,主要有以下工作:1、四芯片集成的互聯(lián)結(jié)構(gòu)針對MCP的封裝方式,本文設(shè)計了2X2的四... 

【文章來源】：國防科技大學(xué)湖南省 211工程院校 985工程院校

【文章頁數(shù)】：76 頁

【學(xué)位級別】：碩士

【部分圖文】：

的多芯片封裝的條件下有

處理器的速度再繼續(xù)提升的情況下，互連速度將成為限制整體系統(tǒng)性能的瓶頸[9]。要想進一步的提升系統(tǒng)性能，互連速度則必須跟上微處理器的發(fā)展速度。傳統(tǒng)的芯片內(nèi)信號都是由連接到壓焊點的 I/O 單元與外界通信的。I/O 單元一方面將信號轉(zhuǎn)化為適宜接收的類型（單端或差分），同時增強信號使得能夠驅(qū)動片外負載讓信號能夠被正確接收；另一方面 I/O 單元還要負責(zé)正確的接收從片外輸入的信號。為滿足不斷提升的信號傳輸需求，I/O 單元持續(xù)發(fā)展。經(jīng)歷了最早期的 CMOS，TTL 再到后來的 SSTL，HSTL，PECL，LVDS，CML。IO 的速度不斷提升，從最早的幾十兆到現(xiàn)在千兆級 IO 單元。但是隨著新一代的封裝概念，MCP（Multi-Chip Package,下同簡稱 MCP 技術(shù)）多芯片封裝技術(shù)的引入，使得現(xiàn)有的IO 技術(shù)都不再適用于這樣的環(huán)境。MCP 技術(shù)將多個 DIE 集成在同一封裝內(nèi)，以此大幅度的縮短了互連長度，從而減小線負載，削弱了較大負載帶來的信號完整性問題，并一定程度降低了功耗[10]。如圖 1.2 所示，圖 1.2a 為傳統(tǒng)封裝兩芯片間通信通道及傳輸速率和功耗，圖 1.2b 則是多芯片封裝方式的兩芯片間通信通道屬性。從圖中我們可以明顯看出，環(huán)境的改變使得 IO 的設(shè)計方法也有了變化，更加注重傳輸速度與功耗，而非以前的信號質(zhì)量[11]。

12 ) &0/ %8))(5FFER 的關(guān)注點是電流流動，即 I1 和通電壓 VIN-，那么此時輸出電壓 VOUT+則為 VDD。兩個電阻 R1、R2 值通常的阻抗匹配。tter coupled logic）/ LVPECL（low-volt BUFFER 與 CML 類似都是簡單的采用 BUFFER 則是采用了差分放大器外加共。


本文編號：3250182