工藝設(shè)計(jì)包（PDK）作為當(dāng)前流行的電路設(shè)計(jì)工具,越來越受到電路設(shè)計(jì)工程師的青睞�；陔娐吩O(shè)計(jì)的實(shí)際需求,完成一套適用于Virtuoso IC61平臺下的0.13微米混合/射頻信號工藝設(shè)計(jì)套件,并對其中的一些重要器件的參數(shù)化單元的開發(fā)方法進(jìn)行了分析,包括MOSFET晶體管、射頻電感、電阻。歸納總結(jié)了一系列成熟的參數(shù)化單元設(shè)計(jì)方法,包括器件模塊設(shè)計(jì)法、相對圖形演算法、子單元復(fù)用設(shè)計(jì)法。提出了一種新的Pcell開發(fā)方式,即利用SKILL語言開發(fā)輸出輸入接口程序引入第三方EDA工具,實(shí)現(xiàn)Pcell跨平臺的工藝仿真參數(shù)計(jì)算和反饋,并以金屬電容的計(jì)算自動化展開研究。通過參數(shù)化定義金屬電容、模塊化設(shè)計(jì)以及利用Cadence SKILL程序編譯,成功地實(shí)踐了這一新的開發(fā)方式。這一方法能夠支持電路設(shè)計(jì)者在前端電路設(shè)計(jì)時就能方便快速得計(jì)算金屬電容,并能把計(jì)算結(jié)果實(shí)時反饋于電路中,大大地提高了電路設(shè)計(jì)效率。利用SKILL圖形化編程實(shí)現(xiàn)對PDK配套自動化輔助工具的開發(fā),包括前端器件模型配置圖形界面、后端物理驗(yàn)證DRC/LVS/PEX圖形交互界面的開發(fā)。同時利用腳本語言編程對PDK進(jìn)行自動化安裝、配置,以滿足不... 

【文章來源】：上海交通大學(xué)上海市 211工程院校 985工程院校 教育部直屬院校

【文章頁數(shù)】：93 頁

【學(xué)位級別】：碩士

【部分圖文】：

PDK設(shè)計(jì)應(yīng)用流程

PDK開發(fā)流程

參數(shù)化MOS管的版圖

【參考文獻(xiàn)】：
期刊論文
[1]對射頻電感實(shí)現(xiàn)PDK參數(shù)化和建模的難點(diǎn)處理[J]. 王浩,黃勇,吳林.  中國集成電路. 2010(12)
[2]A design method for process design kit based on an SMIC 65 nm process[J]. 羅海燕,陳嵐,尹明會.  半導(dǎo)體學(xué)報(bào). 2010(10)
[3]基于Skill語言的版圖數(shù)據(jù)處理程序開發(fā)[J]. 李遙,楊偉,溫玉.  微電子學(xué). 2009(02)
[4]雙極場引晶體管:III .短溝道電化電流理論（雙MOS柵純基）（英文）[J]. 揭斌斌,薩支唐.  半導(dǎo)體學(xué)報(bào). 2008(01)
[5]工藝設(shè)計(jì)工具包PDK的應(yīng)用及開發(fā)[J]. 祝曉波,馮江.  電子設(shè)計(jì)應(yīng)用. 2006(02)

碩士論文
[1]集成電路工藝設(shè)計(jì)包（PDK）驗(yàn)證軟件的設(shè)計(jì)和實(shí)現(xiàn)[D]. 朱能勇.中國科學(xué)院大學(xué)（工程管理與信息技術(shù)學(xué)院） 2014
[2]0.13um工藝平臺下RF PDK套件的開發(fā)與自動化設(shè)計(jì)[D]. 吳林.上海交通大學(xué) 2013
[3]PAS平臺下PDK套件的開發(fā)與分析[D]. 肖杰明.上海交通大學(xué) 2008



本文編號：3236827