基于FPGA的實時寬帶無線通信平臺設(shè)計與實現(xiàn)
發(fā)布時間：2021-06-13 00:08
通信作為各種先進(jìn)技術(shù)的紐帶,是人類生產(chǎn)生活的必需品。然而依賴基建設(shè)備的公用通信網(wǎng)絡(luò)無法滿足部分極端環(huán)境下的應(yīng)用需求。同時人們有越來越多的應(yīng)用需要通過專用通信網(wǎng)絡(luò)而非公用網(wǎng)絡(luò)傳輸重要數(shù)據(jù)。當(dāng)前研究現(xiàn)狀下,專用通信網(wǎng)絡(luò)解決方案普遍存在集成度弱、功能單一的特點。結(jié)合實際應(yīng)用場景與合作方需求,本文設(shè)計并實現(xiàn)了一種基于自建通信協(xié)議的遠(yuǎn)距離寬帶無線通信解決方案與專用通信平臺。平臺可一體化實現(xiàn)多種數(shù)據(jù)采集、傳輸與再處理,具有便攜性佳與即插即用的特點,在提供安全、可靠的通信鏈路的同時,可填補公用網(wǎng)絡(luò)無法滿足的部分應(yīng)用空白。平臺采用FPGA作為基帶核心處理器,實現(xiàn)基于COFDM技術(shù)的寬帶無線通信數(shù)字基帶架構(gòu),通過最大比合并接收分集技術(shù)進(jìn)一步提高通信可靠性,利用FPGA高并發(fā)特性實現(xiàn)低延時的基帶數(shù)據(jù)處理。自主設(shè)計以FPGA+ARM+AD9361為核心架構(gòu)的硬件平臺,多核ARM i.MX6搭載多種外設(shè)接口以滿足不同載體數(shù)據(jù)處理需求,FPGA與AD9361配合PA、LNA等外圍射頻電路提供通信的數(shù)據(jù)處理解決方案。硬件設(shè)計包含復(fù)雜原理圖設(shè)計與10層PCB設(shè)計,順利應(yīng)對由1066-DDR3高速數(shù)據(jù)緩存模塊、高速外...
【文章來源】：華東師范大學(xué)上海市 211工程院校 985工程院校 教育部直屬院校
【文章頁數(shù)】：132 頁
【學(xué)位級別】：碩士
【部分圖文】：
Burst模式下讀取數(shù)據(jù)時序圖
圖 3 - 3 FPGA 配置連接關(guān)系示意圖FPGA 在啟動過程中可通過 DONE 信號與 INIT_B 信號引腳電平高低判斷其所處啟動階段。當(dāng) FPGA 檢測到配置錯誤、處于初始化階段或無配置文件時，INIT_B 引腳輸出低電平；當(dāng) FPGA 完成初始化后，INIT_B 引腳釋放至高阻態(tài)由外部上拉電阻上拉至高電平，且 FPGA 檢測到該引腳變?yōu)楦唠娖胶螅現(xiàn)PGA 進(jìn)入配置狀態(tài)。當(dāng) FPGA 成功加載比特流文件后，DONE 信號變?yōu)楦唠娖�。本設(shè)計將 INIT_B 信號、DONE 信號與 LED 燈相連，通過 LED 燈亮滅狀態(tài)判斷 FPG啟動狀態(tài)，為硬件調(diào)試提供依據(jù)。TCKTDITDOSW#/DQ2HOLD#/DQ3CFCS_BD[02]D[03]CCLK14JTAG Mode②SPI Configuration FlowMaster SPI Mode①Indirect SPI Flash Programming Flow
華東師范大學(xué)碩士學(xué)位論文表 3 - 2 FPGA 部分 Bank 供電電壓與用途Bank 供電電壓 用途Bank0 2.5V ConfigureBank12&Bank13 3.3V i.MX6 EIM&FPGADebugBank14 2.5V CLK&LVDSBank15 3.3V QTE interfaceBank16&Bank17 2.5V AD9361 InterfaceBank18 3.3V RF_CTRLivado 創(chuàng)建 I/O Planning Project 根據(jù)設(shè)計進(jìn)行 FPGA 引腳滿足接口電平要求，信號間是否存在電平標(biāo)準(zhǔn)沖突。驗證分配無沖突。
【參考文獻(xiàn)】：
期刊論文
[1]利用維納濾波進(jìn)行OFDM信號的信道估計[J]. 高杰,吳楊虹. 哈爾濱理工大學(xué)學(xué)報. 2005(03)
碩士論文
[1]基于SoC的無線通信平臺設(shè)計與實現(xiàn)[D]. 鄧為民.電子科技大學(xué) 2018
[2]基于ZYNQ的軟件無線電平臺設(shè)計與實現(xiàn)[D]. 丁鵬仁.北京郵電大學(xué) 2015
[3]實時陣列信號處理系統(tǒng)的設(shè)計與實現(xiàn)[D]. 楊欣然.北京理工大學(xué) 2015
[4]基于DSP的MIMO-LTE-A系統(tǒng)設(shè)計與實現(xiàn)[D]. 喬昊.北京郵電大學(xué) 2014
[5]OFDM數(shù)字無線圖像傳輸系統(tǒng)的設(shè)計與實現(xiàn)[D]. 馬騰.電子科技大學(xué) 2011
[6]基于射頻的無線通信系統(tǒng)的設(shè)計[D]. 唐力堅.浙江大學(xué) 2010
本文編號：3226579
【文章來源】：華東師范大學(xué)上海市 211工程院校 985工程院校 教育部直屬院校
【文章頁數(shù)】：132 頁
【學(xué)位級別】：碩士
【部分圖文】：
Burst模式下讀取數(shù)據(jù)時序圖
圖 3 - 3 FPGA 配置連接關(guān)系示意圖FPGA 在啟動過程中可通過 DONE 信號與 INIT_B 信號引腳電平高低判斷其所處啟動階段。當(dāng) FPGA 檢測到配置錯誤、處于初始化階段或無配置文件時，INIT_B 引腳輸出低電平；當(dāng) FPGA 完成初始化后，INIT_B 引腳釋放至高阻態(tài)由外部上拉電阻上拉至高電平，且 FPGA 檢測到該引腳變?yōu)楦唠娖胶螅現(xiàn)PGA 進(jìn)入配置狀態(tài)。當(dāng) FPGA 成功加載比特流文件后，DONE 信號變?yōu)楦唠娖�。本設(shè)計將 INIT_B 信號、DONE 信號與 LED 燈相連，通過 LED 燈亮滅狀態(tài)判斷 FPG啟動狀態(tài)，為硬件調(diào)試提供依據(jù)。TCKTDITDOSW#/DQ2HOLD#/DQ3CFCS_BD[02]D[03]CCLK14JTAG Mode②SPI Configuration FlowMaster SPI Mode①Indirect SPI Flash Programming Flow
華東師范大學(xué)碩士學(xué)位論文表 3 - 2 FPGA 部分 Bank 供電電壓與用途Bank 供電電壓 用途Bank0 2.5V ConfigureBank12&Bank13 3.3V i.MX6 EIM&FPGADebugBank14 2.5V CLK&LVDSBank15 3.3V QTE interfaceBank16&Bank17 2.5V AD9361 InterfaceBank18 3.3V RF_CTRLivado 創(chuàng)建 I/O Planning Project 根據(jù)設(shè)計進(jìn)行 FPGA 引腳滿足接口電平要求，信號間是否存在電平標(biāo)準(zhǔn)沖突。驗證分配無沖突。
【參考文獻(xiàn)】：
期刊論文
[1]利用維納濾波進(jìn)行OFDM信號的信道估計[J]. 高杰,吳楊虹. 哈爾濱理工大學(xué)學(xué)報. 2005(03)
碩士論文
[1]基于SoC的無線通信平臺設(shè)計與實現(xiàn)[D]. 鄧為民.電子科技大學(xué) 2018
[2]基于ZYNQ的軟件無線電平臺設(shè)計與實現(xiàn)[D]. 丁鵬仁.北京郵電大學(xué) 2015
[3]實時陣列信號處理系統(tǒng)的設(shè)計與實現(xiàn)[D]. 楊欣然.北京理工大學(xué) 2015
[4]基于DSP的MIMO-LTE-A系統(tǒng)設(shè)計與實現(xiàn)[D]. 喬昊.北京郵電大學(xué) 2014
[5]OFDM數(shù)字無線圖像傳輸系統(tǒng)的設(shè)計與實現(xiàn)[D]. 馬騰.電子科技大學(xué) 2011
[6]基于射頻的無線通信系統(tǒng)的設(shè)計[D]. 唐力堅.浙江大學(xué) 2010
本文編號：3226579
本文鏈接：http://sikaile.net/kejilunwen/dianzigongchenglunwen/3226579.html
最近更新
教材專著
