PWM（脈沖寬度調(diào)制）是利用數(shù)字信號(hào)對(duì)模擬電路進(jìn)行控制的一種非常有效的技術(shù),其基本原理是通過(guò)改變PWM波的周期和占空比來(lái)對(duì)其他電路進(jìn)行控制。PWM控制技術(shù)廣泛應(yīng)用于通信、測(cè)量、電機(jī)控制、電源控制和功率控制等眾多領(lǐng)域。PWM控制技術(shù)在逆變電路中的應(yīng)用最為廣泛,也是變頻技術(shù)的核心,同時(shí)在測(cè)量、調(diào)速等工業(yè)控制方面發(fā)揮著重要的作用。近幾年,隨著智能機(jī)器人、無(wú)人機(jī)技術(shù)等智能產(chǎn)品的快速發(fā)展,電機(jī)尤其是直流無(wú)刷電機(jī)的應(yīng)用也越來(lái)越廣泛,而PWM控制技術(shù)作為電機(jī)控制的主要控制技術(shù)也成為了控制領(lǐng)域研究的熱點(diǎn)。因此對(duì)PWM發(fā)生器的研究很有意義。SoC（片上系統(tǒng)）是將很多的系統(tǒng)關(guān)鍵部件集成在一個(gè)芯片上的系統(tǒng),一般的SoC系統(tǒng)上都集成了CPU核、存儲(chǔ)器、總線和外設(shè)等部件,并且可以實(shí)現(xiàn)對(duì)信號(hào)的采集、轉(zhuǎn)換、存儲(chǔ)和處理。SoC技術(shù)因其具有功耗低、體積小、功能多、速度快、成本低和開(kāi)發(fā)周期短等諸多優(yōu)點(diǎn),已經(jīng)成為IC設(shè)計(jì)業(yè)的寵兒。因此綜合對(duì)比PWM發(fā)生器的實(shí)現(xiàn)方法,本文基于SoC技術(shù)用verilog語(yǔ)言設(shè)計(jì)了一個(gè)能產(chǎn)生PWM波、捕獲PWM波的周期和占空比的IP核,并將這種多功能PWM核電路命名為ETM（Enhanced T... 

【文章來(lái)源】：西安電子科技大學(xué)陜西省 211工程院校 教育部直屬院校

【文章頁(yè)數(shù)】：102 頁(yè)

【學(xué)位級(jí)別】：碩士

【部分圖文】：

圖4.3分頻邏輯驗(yàn)證波形圖

ETM_IP_CLK 以及分頻系數(shù) TB_PSC_VLD 進(jìn)行遞減計(jì)數(shù)。4.2.2 計(jì)數(shù)模式驗(yàn)證結(jié)果圖4.4 向上計(jì)數(shù)模式驗(yàn)證波形圖上圖 4.4 是計(jì)數(shù)器遞增模式的時(shí)序波形圖。圖中分頻系數(shù) TB_PSC_DIV 的值為0x0 ，所以分頻有效信號(hào) TB_PSC_VLD 一直為高電平。由于分頻有效信號(hào)TB_PSC_VLD 一直為高電平，所以每一個(gè)時(shí)鐘 ETM_IP_CLK 的上升沿，計(jì)數(shù)器寄存

51器 REG_CUR_VAL 都被驅(qū)動(dòng)為原來(lái)的值加 1。圖4.5 向下計(jì)數(shù)模式驗(yàn)證波形圖上圖 4.5 是計(jì)數(shù)器向下計(jì)數(shù)的時(shí)序波形圖。由圖中可知，計(jì)數(shù)周期寄存器TB_CNT_PRD 為 0xF，計(jì)數(shù)模式寄存器為遞減模式（TB_CNT_MODE=0x0），分頻系數(shù) TB_PSC_DIV 為 0x0。因此當(dāng)使能計(jì)數(shù)器使能時(shí)，即寄存器 TB_CNT_EN 被軟件寫(xiě) 1，計(jì)數(shù)器寄存器 REG_CUR_VAL 根據(jù) ETM_IP_CLK 以及分頻系數(shù) TB_PSC_VLD進(jìn)行遞減計(jì)數(shù)。另外，使能寄存器 TB_CNT_EN 被寄存器打了兩拍，根據(jù)TB_CNT_ENLAT0 和 TB_CNT_ENLAT 生成計(jì)數(shù)器啟動(dòng)標(biāo)志信號(hào) TB_CNT_START

【參考文獻(xiàn)】：
期刊論文
[1]基于Verilog HDL的PWM脈沖發(fā)生器設(shè)計(jì)[J]. 韓文強(qiáng),宋洪亮,桑運(yùn)曉,于會(huì)泳.  現(xiàn)代制造技術(shù)與裝備. 2016(06)
[2]一種基于FPGA的PWM脈沖發(fā)生器設(shè)計(jì)[J]. 俞晨光,席自強(qiáng),李開(kāi)成,周世平.  湖北工業(yè)大學(xué)學(xué)報(bào). 2014(02)
[3]PWM開(kāi)關(guān)電源及技術(shù)改進(jìn)[J]. 薛鋒.  科技傳播. 2011(20)
[4]基于SOPC的步進(jìn)電機(jī)加減速PWM控制器IP核設(shè)計(jì)[J]. 歐海平,周硯江,張華葉,莊蒙蒙.  機(jī)電工程. 2011(06)
[5]用Design Compiler進(jìn)行邏輯綜合概述[J]. 楊光,趙慶哲.  微處理機(jī). 2010(05)
[6]多功能PWM信號(hào)發(fā)生器設(shè)計(jì)[J]. 楊瀟,劉剛,翟玉文.  吉林化工學(xué)院學(xué)報(bào). 2010(02)
[7]FPGA實(shí)現(xiàn)的改進(jìn)不對(duì)稱規(guī)則采樣PWM脈沖發(fā)生器[J]. 劉春喜,馬偉明,孫馳,胡文華.  高電壓技術(shù). 2010(03)
[8]基于IP復(fù)用的片上級(jí)系統(tǒng)的構(gòu)建與驗(yàn)證[J]. 胡越黎,周諶.  計(jì)算機(jī)測(cè)量與控制. 2010(03)
[9]SOC的形式化驗(yàn)證方法[J]. 李德識(shí),陳健,孫濤.  武漢大學(xué)學(xué)報(bào)(工學(xué)版). 2008(06)
[10]數(shù)字PWM技術(shù)的實(shí)現(xiàn)及應(yīng)用進(jìn)展[J]. 張怡,姜巖峰.  半導(dǎo)體技術(shù). 2007(07)

碩士論文
[1]基于APB總線的舵機(jī)PWM信號(hào)發(fā)生器的設(shè)計(jì)與實(shí)現(xiàn)研究[D]. 胡津健.伊犁師范學(xué)院 2016
[2]基于APB總線的SPI接口IP核的設(shè)計(jì)與驗(yàn)證[D]. 秦宇.貴州大學(xué) 2015
[3]基于APB的UART IP核設(shè)計(jì)與UVM驗(yàn)證[D]. 夏歡.南京航空航天大學(xué) 2014
[4]USB2.0設(shè)備控制器IP核設(shè)計(jì)與驗(yàn)證[D]. 劉清明.中國(guó)科學(xué)技術(shù)大學(xué) 2014
[5]基于APB總線的同步串行接口IP設(shè)計(jì)與驗(yàn)證[D]. 雷越辰.西安電子科技大學(xué) 2013
[6]基于FPGA的PWM控制器設(shè)計(jì)及應(yīng)用[D]. 任小青.西安科技大學(xué) 2011
[7]CAN總線控制器的接口IP核設(shè)計(jì)與實(shí)現(xiàn)[D]. 胡小國(guó).東北師范大學(xué) 2011
[8]基于APB總線的接口IP核設(shè)計(jì)與驗(yàn)證[D]. 沈圣盛.西安電子科技大學(xué) 2011
[9]形式化驗(yàn)證技術(shù)在EDA軟件開(kāi)發(fā)中的應(yīng)用[D]. 張金磊.西安電子科技大學(xué) 2011
[10]基于APB總線的通用PWM核設(shè)計(jì)與實(shí)現(xiàn)[D]. 吳勝龍.山東大學(xué) 2010



本文編號(hào)：3224072