圖像目標(biāo)特征提取是目標(biāo)識別的重要環(huán)節(jié),連通域標(biāo)記是目標(biāo)特征提取的必要步驟,具有廣泛的應(yīng)用需求和場景,主要應(yīng)用于自動目標(biāo)識別與跟蹤等嵌入式圖像處理系統(tǒng)。系統(tǒng)往往需要對圖像進行迭代分割,并多次調(diào)用連通域標(biāo)記與特征值統(tǒng)計模塊進行目標(biāo)特征提取,對模塊的處理速度提出很高的要求。采用軟件實現(xiàn)圖像連通域標(biāo)記與特征值統(tǒng)計速度慢,很難滿足系統(tǒng)的實時性要求,因此一般采用硬件加速模塊,利用硬件并行性的優(yōu)勢,獲得比軟件更高的處理速度。本文設(shè)計了基于FPGA實現(xiàn)的圖像連通域并行標(biāo)記與特征值統(tǒng)計IP,IP在對連通域標(biāo)記的同時統(tǒng)計特征值,不需要緩存標(biāo)記中間結(jié)果圖像,最終輸出各個連通區(qū)域特征值,減少了資源開銷和處理時間。IP每個時鐘周期處理8個像素,數(shù)據(jù)通過率高,能夠應(yīng)用于實時性要求高且硬件資源有限的嵌入式圖像處理系統(tǒng)。針對IP初步標(biāo)記電路關(guān)鍵路徑延遲大的問題,提出采用模塊化電路和超前計算新臨時標(biāo)記值架構(gòu)實現(xiàn)并行標(biāo)記,避免初步標(biāo)記電路加法器級連,減少了關(guān)鍵路徑延遲,提高了電路工作頻率。針對IP輸入數(shù)據(jù)格式與初步標(biāo)記電路輸入數(shù)據(jù)格式不匹配的問題,提出采用數(shù)據(jù)拼接算法和統(tǒng)一的狀態(tài)機實現(xiàn)數(shù)據(jù)拼接,利用較少的資源解決了輸入數(shù)... 

【文章來源】：華中科技大學(xué)湖北省 211工程院校 985工程院校 教育部直屬院校

【文章頁數(shù)】：93 頁

【學(xué)位級別】：碩士

【文章目錄】：
摘要
Abstract
縮略語
1 緒論
    1.1 課題研究背景和意義
    1.2 國內(nèi)外研究現(xiàn)狀
    1.3 本文研究內(nèi)容
    1.4 本文結(jié)構(gòu)安排
2 算法研究與并行方案設(shè)計
    2.1 逐像素標(biāo)記與特征值統(tǒng)計算法
        2.1.1 初步標(biāo)記
        2.1.2 特征值統(tǒng)計
        2.1.3 等價關(guān)系整理及特征值合并
    2.2 關(guān)鍵問題分析
    2.3 關(guān)鍵路徑優(yōu)化方案
        2.3.1 算法優(yōu)化方案
        2.3.2 架構(gòu)優(yōu)化方案
    2.4 并行數(shù)據(jù)準(zhǔn)備方案
        2.4.1 數(shù)據(jù)拼接算法
        2.4.2 數(shù)據(jù)拼接狀態(tài)機
    2.5 數(shù)據(jù)傳輸方案
    2.6 本章小結(jié)
3 IP整體架構(gòu)與內(nèi)部模塊設(shè)計
    3.1 工作環(huán)境
    3.2 功能定義
    3.3 整體架構(gòu)
    3.4 數(shù)據(jù)拼接模塊
    3.5 初步標(biāo)記模塊
    3.6 等價對保存模塊
    3.7 特征值統(tǒng)計模塊
    3.8 等價表及特征表整理模塊
    3.9 本章小結(jié)
4 IP功能仿真驗證及綜合
    4.1 功能點描述及驗證計劃制定
    4.2 功能驗證流程與測試環(huán)境設(shè)計
    4.3 電路功能驗證結(jié)果
    4.4 電路綜合及布局布線結(jié)果
    4.5 性能參數(shù)比較
    4.6 本章小結(jié)
5 工作總結(jié)和展望
    5.1 全文總結(jié)
    5.2 工作展望
致謝
參考文獻
附錄 攻讀學(xué)位期間發(fā)表論文目錄



本文編號：3182604